JP4676792B2 - データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 - Google Patents
データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 Download PDFInfo
- Publication number
- JP4676792B2 JP4676792B2 JP2005077646A JP2005077646A JP4676792B2 JP 4676792 B2 JP4676792 B2 JP 4676792B2 JP 2005077646 A JP2005077646 A JP 2005077646A JP 2005077646 A JP2005077646 A JP 2005077646A JP 4676792 B2 JP4676792 B2 JP 4676792B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- clock
- phase error
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011084 recovery Methods 0.000 title claims description 82
- 230000005540 biological transmission Effects 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 34
- 230000010365 information processing Effects 0.000 title claims description 7
- 238000012546 transfer Methods 0.000 claims description 57
- 238000001514 detection method Methods 0.000 claims description 54
- 230000007704 transition Effects 0.000 claims description 39
- 238000005070 sampling Methods 0.000 claims description 19
- 230000000630 rising effect Effects 0.000 claims description 14
- 239000000284 extract Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 26
- 230000003111 delayed effect Effects 0.000 description 12
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 12
- 239000000872 buffer Substances 0.000 description 10
- 238000012937 correction Methods 0.000 description 10
- 238000003708 edge detection Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000012935 Averaging Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 101150099612 Esrrb gene Proteins 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/068—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
まず、本実施の形態のデータリカバリ回路が適用されるシリアル転送部の物理層(Physical Layer)の全体構成例と概略動作について説明する。
本実施形態における伝送路106、107は、送信と受信とは別個の伝送路により同時に行なうことが可能な全2重回線を構成しているが、必ずしも全2重回線である必要はなく、片2重回線により構成されている場合でも、本実施の形態のデータリカバリ回路が適用される。なお、伝送路106、107は、それぞれ2本の線路により構成されているが、無線により構成されていてもよい。
オーバーサンプリング部1は、12個のフリップフロップ(F/F0〜F/F11)4と、入力されたデータを1つのクロック(例えばCK0)に同期させて出力する並列化部5と、を有する。
8と、コンマ検出部9とを備え、オーバーサンプリングデータOVSDから10ビットのシンボルデータSYMを復元するとともに、位相状態を遷移させたシンボルクロックSYMCLKを生成する。
図6は、選択信号生成部7の構成例を、また、図7は選択信号生成部7の各主要信号の波形例を示す図である。
OVSD[0:11]= [0:11]= 011111100000
dOVSD[0:11]= [0:11]= 001111110000
RxEdge[0:11]= [0:11]= 0100000100
となる。
図10は、データ選択部6の構成例を示す図である。第1選択部30は、オーバーサンプリングデータOVSD[0:5]から選択信号Sel[0:5]及び状態信号S0,S1に従い、データD0、D1を復元する。変換方法を下記に示す。
D0、D1は、ともに無視する。
D0はOVSD[0]に、D1はOVSD[5]にそれぞれ変換する。
D0は無視する。D1は、kが0〜5まで変化させたときにおける(OVSD[k]&Sel「k」)の論理和に変換する(式で表せば、 D1=(OVSD[0]&Sel[0])|(OVSD[1]&Sel[1])|(OVSD[2]&Sel[2])|(OVSD[3]&Sel[3])|(OVSD[4]&Sel[4])|(OVSD[5]&Sel[5] となる。ただし、“&”は論理積演算、“|”は論理和演算を表す(以下、同様)。)。
すなわち、第1選択部30及び第2選択部31により、
・S0=「H」の時はD2の1つのデータが有効データとなり、
・S1=「H」の時はD0、D1,D2の3つのデータが有効データとなり、
・それ以外の時(S0=S1=「L」)は、D1,D2の2つのデータが有効データとなり、
元のデータが復元される。
位相差ΔΦは徐々に増加していくが、受信データは離散的なオーバーサンプリングデータOVSDとクロックパターンCKPとの位相比較をしているので、ΔΦが0〜π/3の間は一致していると見なされる。そして位相差がπ/3を越えた時点ta1から位相進み信号UPが「H」となりカウンタ22のカウント値Countが増加していく。そして所定値+Nに達すると(時刻ta2)SUP信号を「H」とし、位相状態を進める。その結果クロックパターンCKPの位相はπ/3進み、位相差ΔΦはπ/3減少する。
位相差ΔΦは徐々に減少していき、ΔΦ<0のときは位相遅れ信号DNが検知されるので、カウント値Countが減少していく。そして所定値−Nに達すると(時刻tb1)SDN信号を「H」とし、位相状態を遅らせ、その結果位相差ΔΦはπ/3増加する。
PData[0]は、最後に受信されたビット(LRB)である。図15(a)はクロック(CK0)、図15(b)はPData[11:0]、図15(c)は検出信号Det、図15(d)は検出位置信号DetPos、図15(e)は状態信号S0’、S1’、図15(g)はパラレルデータPDataを1クロック遅延させたdPData、図15(h)はシンボルクロックSYMCLK(ラッチイネーブル信号LEと同一信号)、図15(i)はパラレルデータPDataのシンボル有効位置を示すシンボル位置信号LEPos、図15(j)は、10ビットのシンボルSYM信号を、それぞれ表している。
したがって、物理層100の送信部101及び受信部102(一組のポート)で、物理層120のPLL123とは別体のPLLを、共通化して利用することができ、回路(チップサイズ)の小型化、コストの低減が可能となる。
〔第2の実施形態〕
第2の実施形態では、受信データのジッタに様々な周波数成分のジッタが含まれている場合のデータの復元について説明する。
図20は、位相誤差検出部63の構成例を示す図である。位相誤差検出部63は、エッジ検出部66、位相比較部67及び移動平均部68を有する。
2 多相クロック生成部
3 シンボルデータ復元部
4、40、70、201 FF(フリップフロップ)
5 並列化部
6 データ選択部
7 選択信号生成部
8 デシリアライザ
9 コンマ検出部
20 両エッジ検出部
21 比較部
22、61 カウンタ
23、62 状態制御部
24 CKP変換部
25、66 エッジ検出部
26、63 選択信号変換部
30、80 第1選択部
31、81 第2選択部
36 シフトレジスタ
37 シンボル変換部
38 シンボル同期制御部
41 マルチプレクサ
50、55、58 分周器
51 位相周波比較器PFD
52 ローパスフィルタ
53 電圧制御発振回路VCO
54 差動バッファ
56 2分周器
57 リセット回路
61 データ選択部
62 位相状態制御部
63 位相誤差検出部
67 位相比較部
68 移動平均部
71 加算器
72 補正部
73 乗算器
100、120 物理層部
101、122 送信部
102、121 受信部
103 エンコーダ部
104 シリアライザ部
105 送信出力部
106、107 伝送路
108 受信入力部
109 データリカバリ部
110 デシリアライザ部
111 エラスティックバッファ部
112 デコーダ部
113、150 PLL
151 第1レーン物理層部
152 第2レーン物理層部
Claims (19)
- シリアル転送されたデータをオーバーサンプリングすることにより復元するデータリカバリ方法であって、
シリアル転送された前記データを、所定周波数のクロックを所定位相ずつずらして生成された多相クロックによりオーバーサンプリングしてオーバーサンプリングデータを取得するサンプリング工程と、
前記オーバーサンプリングデータのデータ位相状態に応じて、シリアル転送の転送クロックと等価な周波数を有するクロックパターンであり前記多相クロックの位相の数で等分された位相数のクロックで転送クロックをオーバーサンプリングした位相状態が互いに異なる前記クロックパターンを生成するクロックパターン生成工程と、
前記オーバーサンプリングデータの立ち上がり及び立下りの両エッジが含まれる第1の位相パターンと、前記クロックパターンの立ち下がりエッジが含まれる第2の位相パターンとを比較して、前記オーバーサンプリングデータから抽出するビット数を制御する位相状態制御工程と、
前記第1の位相パターンと前記第2の位相パターンに基づき、前記オーバーサンプリングデータの位相誤差を検出する位相誤差検出工程と、
前記クロックパターンの位相状態及び前記位相誤差検出工程により検出された前記位相誤差に基づき、前記オーバーサンプリングデータから抽出するビットを選択して前記データを復元するデータ選択工程と、を有することを特徴とするデータリカバリ方法。 - 前記位相誤差検出工程は、
所定の期間における前記位相誤差の移動平均を算出し、前記位相誤差の移動平均を位相誤差とする、
ことを特徴とする請求項1記載のデータリカバリ方法。 - 前記位相誤差検出工程は、
前記第1の位相パターンと前記第2の位相パターンとの位相差が略π程度となった場合、略π程度となる直前の前記位相誤差に基づき位相進み又は遅れを判定する、
ことを特徴とする請求項1又は2記載のデータリカバリ方法。 - 前記位相誤差検出工程は、前記位相誤差の平均値を算出している間に、前記クロックパターンの位相状態が遷移した場合、前記位相誤差を遷移状態に応じて補正する、
ことを特徴とする請求項2又は3記載のデータリカバリ方法。 - 前記クロックパターン生成工程が前記位相状態の異なる前記クロックパターンに遷移するか否かを判定する期間は、
前記位相誤差の移動平均を算出するための前記所定の期間より長い、
ことを特徴とする請求項2記載のデータリカバリ方法。 - 前記データ選択工程は、
前記クロックパターンの前記位相状態に基づき前記オーバーサンプリングデータから抽出するビットの複数個の候補を選択する第1の選択工程と、
前記第1の選択工程により選択された前記複数個の候補から、前記位相誤差検出工程が検出した位相誤差に基づき1ビットを抽出する第2の選択工程と、
を有することを特徴とする請求項1ないし5いずれか記載のデータリカバリ方法。 - シリアル転送されたデータをオーバーサンプリングすることにより復元するデータリカバリ回路であって、
シリアル転送された前記データを、所定周波数のクロックを所定位相ずつずらして生成された多相クロックによりオーバーサンプリングしてオーバーサンプリングデータを取得するサンプリング部と、
前記オーバーサンプリングデータのデータ位相状態に応じて、シリアル転送の転送クロックと等価な周波数を有するクロックパターンであり前記多相クロックの位相の数で等分された位相数のクロックで転送クロックをオーバーサンプリングした位相状態が互いに異なる前記クロックパターンを生成するクロックパターン生成部と、
前記オーバーサンプリングデータの立ち上がり及び立下りの両エッジが含まれる第1の位相パターンと、前記クロックパターンの立ち下がりエッジが含まれる第2の位相パターンとを比較して、前記オーバーサンプリングデータから抽出するビット数を制御する位相状態制御部と、
前記第1の位相パターンと前記第2の位相パターンに基づき、前記オーバーサンプリングデータの位相誤差を検出する位相誤差検出部と、
前記クロックパターンの位相状態及び前記位相誤差検出部により検出された前記位相誤差に基づき、前記オーバーサンプリングデータから抽出するビットを選択して前記データを復元するデータ選択部と、を有することを特徴とするデータリカバリ回路。 - 前記位相誤差検出部は、
所定の期間における前記位相誤差の移動平均を算出し、前記位相誤差の移動平均を位相誤差とする、
ことを特徴とする請求項7記載のデータリカバリ回路。 - 前記位相誤差検出部は、
前記第1の位相パターンと前記第2の位相パターンとの位相差が略π程度となった場合、略π程度となる直前の前記位相誤差に基づき位相進み又は遅れを判定する、
ことを特徴とする請求項7又は8記載のデータリカバリ回路。 - 前記位相誤差検出部は、前記位相誤差の平均値を算出している間に、前記クロックパターンの位相状態が遷移した場合、前記位相誤差を遷移状態に応じて補正する、
ことを特徴とする請求項7ないし9いずれか記載のデータリカバリ回路。 - 前記クロックパターン生成部が前記位相状態の異なる前記クロックパターンに遷移するか否かを判定する期間は、
前記位相誤差の移動平均を算出するための前記所定の期間より長い、
ことを特徴とする請求項8記載のデータリカバリ回路。 - 前記データ選択部は、
前記位相状態に基づき前記オーバーサンプリングデータから抽出するビットの複数個の候補を選択する第1の選択部と、
前記第1の選択部により選択された前記複数個の候補から、前記位相誤差検出部が検出した位相誤差に基づき1ビットを抽出するする第2の選択部と、
を有することを特徴とする請求項7ないし11いずれか記載のデータリカバリ回路。 - 周波数f1のクロックに同期してデータをシリアル転送するデータ送信部と、
シリアル転送された前記データを、周波数f2のクロックを所定位相ずつずらして生成された多相クロックによりオーバーサンプリングしてオーバーサンプリングデータを取得するサンプリング部と、
前記オーバーサンプリングデータのデータ位相状態に応じて、シリアル転送の転送クロックと等価な周波数を有するクロックパターンであり前記多相クロックの位相の数で等分された位相数のクロックで転送クロックをオーバーサンプリングした位相状態が互いに異なる前記クロックパターンを生成するクロックパターン生成部と、
前記オーバーサンプリングデータの立ち上がり及び立下りの両エッジが含まれる第1の位相パターンと、前記クロックパターンの立ち下がりエッジが含まれる第2の位相パターンとを比較して、前記オーバーサンプリングデータから抽出するビット数を制御する位相状態制御部と、
前記第1の位相パターンと前記第2の位相パターンに基づき、前記オーバーサンプリングデータの位相誤差を検出する位相誤差検出部と、
前記クロックパターンの位相状態及び前記位相誤差検出部により検出された前記位相誤差に基づき、前記オーバーサンプリングデータから抽出するビットを選択して前記データを復元するデータ選択部と、を有することを特徴とするデータ送受信装置。 - 前記位相誤差検出部は、
所定の期間における前記位相誤差の移動平均を算出し、前記位相誤差の移動平均を位相誤差とする、
ことを特徴とする請求項13記載のデータ送受信装置。 - 前記位相誤差検出部は、
前記第1の位相パターンと前記第2の位相パターンとの位相差が略π程度となった場合、略π程度となる直前の前記位相誤差に基づき位相進み又は遅れを判定する、
ことを特徴とする請求項13又は14記載のデータ送受信装置。 - 前記位相誤差検出部は、
前記位相誤差の平均値を算出している間に、前記クロックパターンの位相状態が遷移した場合、前記位相誤差を遷移状態に応じて補正する、
ことを特徴とする請求項14又は15記載のデータ送受信装置。 - 前記クロックパターン生成部が前記位相状態の異なる前記クロックパターンに遷移するか否かを判定する期間は、
前記位相誤差の移動平均を算出するための前記所定の期間より長い、
ことを特徴とする請求項14記載のデータ送受信装置。 - 前記データ選択部は、
前記位相状態に基づき前記オーバーサンプリングデータから抽出するビットの複数個の候補を選択する第1の選択部と、
前記第1の選択部により選択された前記複数個の候補から、前記位相誤差検出部が検出した位相誤差に基づき1ビットを抽出するする第2の選択部と、
を有することを特徴とする請求項13ないし17いずれか記載のデータ送受信装置。 - 請求項7ないし12いずれか記載のデータリカバリ回路を用いた情報処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005077646A JP4676792B2 (ja) | 2005-03-17 | 2005-03-17 | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
EP06251361.9A EP1703662B1 (en) | 2005-03-17 | 2006-03-15 | Data recovery method, data recovery circuit, data transmitting/receiving apparatus, information processing apparatus, a computer program and a computer readable storage medium |
US11/376,064 US7746971B2 (en) | 2005-03-17 | 2006-03-16 | Data recovery method, data recovery circuit, data transmitting/receiving apparatus and information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005077646A JP4676792B2 (ja) | 2005-03-17 | 2005-03-17 | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006262165A JP2006262165A (ja) | 2006-09-28 |
JP4676792B2 true JP4676792B2 (ja) | 2011-04-27 |
Family
ID=36405981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005077646A Expired - Fee Related JP4676792B2 (ja) | 2005-03-17 | 2005-03-17 | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7746971B2 (ja) |
EP (1) | EP1703662B1 (ja) |
JP (1) | JP4676792B2 (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4948077B2 (ja) * | 2005-10-14 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 送受信装置及びそれを用いた通信システム |
JP4602451B2 (ja) * | 2006-06-16 | 2010-12-22 | パナソニック株式会社 | データ送信装置及びデータ送信方法 |
KR100894811B1 (ko) * | 2007-01-11 | 2009-04-24 | 삼성전자주식회사 | 서데스의 역직렬화기 및 그것의 데이터 역직렬화 방법 |
JP2008235985A (ja) | 2007-03-16 | 2008-10-02 | Ricoh Co Ltd | クロックデータリカバリー回路及び通信装置 |
JP2008263508A (ja) * | 2007-04-13 | 2008-10-30 | Nec Electronics Corp | クロックアンドデータリカバリ回路 |
US8055927B2 (en) * | 2007-05-23 | 2011-11-08 | International Business Machines Corporation | Structure for analyzing dynamic CPU voltage |
US7844846B2 (en) * | 2007-05-23 | 2010-11-30 | International Business Machines Corporation | System and method for analyzing dynamic CPU voltage |
JP2008294730A (ja) | 2007-05-24 | 2008-12-04 | Sony Corp | 信号処理装置および方法、並びにプログラム |
US7991097B2 (en) * | 2007-10-04 | 2011-08-02 | Himax Technologies Limited | Method and apparatus for adjusting serial data signal |
KR100985874B1 (ko) | 2008-07-08 | 2010-10-08 | 포항공과대학교 산학협력단 | 싱글 비트 블라인드 오버샘플링 데이터 복원회로 및복원방법 |
GB2461921B (en) | 2008-07-18 | 2010-11-24 | Phasor Solutions Ltd | A phased array antenna and a method of operating a phased array antenna |
JP5369524B2 (ja) * | 2008-07-23 | 2013-12-18 | 株式会社リコー | クロック・データ・リカバリ回路 |
US8355478B1 (en) * | 2009-05-29 | 2013-01-15 | Honeywell International Inc. | Circuit for aligning clock to parallel data |
JP5478950B2 (ja) | 2009-06-15 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置及びデータ処理システム |
WO2011004580A1 (ja) | 2009-07-06 | 2011-01-13 | パナソニック株式会社 | クロックデータリカバリ回路 |
KR101642833B1 (ko) * | 2010-02-05 | 2016-07-26 | 삼성전자주식회사 | 클럭 임베디드 인터페이스 방법, 그 방법을 이용하는 송수신기 및 디스플레이 장치 |
JP5463976B2 (ja) * | 2010-03-11 | 2014-04-09 | 富士通株式会社 | 受信回路及びサンプリングクロック制御方法 |
JP5560867B2 (ja) * | 2010-04-12 | 2014-07-30 | 富士通株式会社 | データ受信回路 |
US8326364B2 (en) * | 2010-05-13 | 2012-12-04 | Texas Instruments Incorporated | High resolution, low power design for CPRI/OBSAI latency measurement |
TWI436630B (zh) * | 2010-11-16 | 2014-05-01 | Etron Technology Inc | 可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路 |
TWI406504B (zh) * | 2010-12-30 | 2013-08-21 | Sunplus Technology Co Ltd | 利用過取樣的資料回復裝置及其方法 |
JP5724394B2 (ja) * | 2011-01-11 | 2015-05-27 | 富士通株式会社 | 受信回路、伝送システムおよび受信方法 |
CN103178784B (zh) * | 2011-12-21 | 2017-02-08 | 北京普源精电科技有限公司 | 一种振荡键控调制方法、装置和函数信号发生器 |
JP2013141102A (ja) * | 2011-12-28 | 2013-07-18 | Fujitsu Ltd | 受信装置、送受信システム、および復元方法 |
US8653868B2 (en) * | 2012-06-28 | 2014-02-18 | Intel Corporation | Low power data recovery |
JP5459421B2 (ja) * | 2012-07-12 | 2014-04-02 | 株式会社デンソー | データ受信装置及びデータ通信システム |
GB201215114D0 (en) | 2012-08-24 | 2012-10-10 | Phasor Solutions Ltd | Improvements in or relating to the processing of noisy analogue signals |
JP5776657B2 (ja) * | 2012-09-18 | 2015-09-09 | 株式会社デンソー | 受信回路 |
JP5849997B2 (ja) | 2013-06-24 | 2016-02-03 | 株式会社デンソー | データ通信システム、スレーブ及びマスタ |
US9692672B2 (en) * | 2014-01-23 | 2017-06-27 | Stmicroelectronics S.R.L. | Communication system, and corresponding integrated circuit and method |
GB201403507D0 (en) | 2014-02-27 | 2014-04-16 | Phasor Solutions Ltd | Apparatus comprising an antenna array |
JP6156589B2 (ja) * | 2014-09-22 | 2017-07-05 | 株式会社ソシオネクスト | 受信回路、集積回路及び受信方法 |
JP5883101B1 (ja) * | 2014-09-29 | 2016-03-09 | ファナック株式会社 | データ再生回路 |
TWI554037B (zh) * | 2015-04-16 | 2016-10-11 | 群聯電子股份有限公司 | 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法 |
JP2017011342A (ja) * | 2015-06-16 | 2017-01-12 | 富士通株式会社 | 伝送装置及びクロック再生方法 |
US9819481B2 (en) | 2015-08-20 | 2017-11-14 | Macnica Americas, Inc | Clock recovery method and apparatus |
KR102653891B1 (ko) | 2016-11-30 | 2024-04-02 | 삼성전자주식회사 | 지연 클록 신호의 위상을 보간하기 위한 위상 보간기 및 이를 포함하고, 위상이 보간된 클록 신호를 이용하여 데이터 샘플링을 수행하는 장치 |
US10374785B2 (en) * | 2016-12-27 | 2019-08-06 | Intel Corporation | Clock phase adjustment using clock and data recovery scheme |
US9722630B1 (en) * | 2017-03-28 | 2017-08-01 | Andes Technology Corporation | Decoding apparatus and method for decoding a serially transmitted signal thereof |
KR20190075332A (ko) * | 2017-12-21 | 2019-07-01 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US11063596B1 (en) * | 2021-01-07 | 2021-07-13 | Global Unichip Corporation | Frame decoding circuit and method for performing frame decoding |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148692A (ja) * | 1999-09-09 | 2001-05-29 | Matsushita Electric Ind Co Ltd | クロック抽出装置 |
JP2002171249A (ja) * | 2000-12-04 | 2002-06-14 | Matsushita Electric Ind Co Ltd | データ受信装置及びデータ受信方法 |
JP2004128980A (ja) * | 2002-10-03 | 2004-04-22 | Renesas Technology Corp | データリカバリ回路とデータリカバリ方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3355261B2 (ja) * | 1995-07-20 | 2002-12-09 | 株式会社日立製作所 | ビット同期回路及びビット同期方法 |
US7227918B2 (en) * | 2000-03-14 | 2007-06-05 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
KR100346837B1 (ko) * | 2000-09-02 | 2002-08-03 | 삼성전자 주식회사 | 클럭 스큐에 의한 에러를 최소화하는 데이타 복원 장치 및그 방법 |
JP3636657B2 (ja) | 2000-12-21 | 2005-04-06 | Necエレクトロニクス株式会社 | クロックアンドデータリカバリ回路とそのクロック制御方法 |
US6914953B2 (en) * | 2000-12-28 | 2005-07-05 | International Business Machines Corporation | Multiphase clock recovery using D-type phase detector |
US6819728B2 (en) * | 2000-12-28 | 2004-11-16 | International Business Machines Corporation | Self-correcting multiphase clock recovery |
US6441667B1 (en) * | 2001-03-29 | 2002-08-27 | International Business Machines Corporation | Multiphase clock generator |
US7142486B2 (en) * | 2001-04-02 | 2006-11-28 | Ricoh Company, Ltd. | Signal processing method and signal processing apparatus |
JP3813151B2 (ja) * | 2001-10-26 | 2006-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 遷移検出、妥当正確認および記憶回路 |
JP2003304225A (ja) * | 2002-04-09 | 2003-10-24 | Mitsubishi Electric Corp | データリカバリ回路 |
US6983387B2 (en) * | 2002-10-17 | 2006-01-03 | International Business Machines Corporation | Microprocessor chip simultaneous switching current reduction method and apparatus |
JP4196657B2 (ja) * | 2002-11-29 | 2008-12-17 | 株式会社日立製作所 | データ再生方法およびデジタル制御型クロックデータリカバリ回路 |
US6831491B2 (en) * | 2002-12-23 | 2004-12-14 | Agilent Technologies, Inc. | Systems and methods for correcting phase locked loop tracking error using feed-forward phase modulation |
JP2004260677A (ja) * | 2003-02-27 | 2004-09-16 | Renesas Technology Corp | 通信装置 |
US7457391B2 (en) * | 2003-03-26 | 2008-11-25 | Infineon Technologies Ag | Clock and data recovery unit |
US7386080B2 (en) * | 2003-09-30 | 2008-06-10 | Intel Corportion | High-speed data sampler for optical interconnect |
ES2303622T3 (es) | 2003-12-01 | 2008-08-16 | Robert Bosch Gmbh | Procedimiento para el transporte de productos. |
JP4480536B2 (ja) * | 2003-12-05 | 2010-06-16 | 株式会社リコー | データリカバリ方法およびデータリカバリ回路 |
-
2005
- 2005-03-17 JP JP2005077646A patent/JP4676792B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-15 EP EP06251361.9A patent/EP1703662B1/en not_active Expired - Fee Related
- 2006-03-16 US US11/376,064 patent/US7746971B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148692A (ja) * | 1999-09-09 | 2001-05-29 | Matsushita Electric Ind Co Ltd | クロック抽出装置 |
JP2002171249A (ja) * | 2000-12-04 | 2002-06-14 | Matsushita Electric Ind Co Ltd | データ受信装置及びデータ受信方法 |
JP2004128980A (ja) * | 2002-10-03 | 2004-04-22 | Renesas Technology Corp | データリカバリ回路とデータリカバリ方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1703662B1 (en) | 2017-10-04 |
EP1703662A1 (en) | 2006-09-20 |
US20060227916A1 (en) | 2006-10-12 |
US7746971B2 (en) | 2010-06-29 |
JP2006262165A (ja) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4676792B2 (ja) | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 | |
EP1538775B1 (en) | Data recovery method and data recovery circuit | |
JP5463246B2 (ja) | 位相同期回路、cdr回路及び受信回路 | |
US5850422A (en) | Apparatus and method for recovering a clock signal which is embedded in an incoming data stream | |
US9036755B2 (en) | Circuits and methods for time-average frequency based clock data recovery | |
US7913104B1 (en) | Method and apparatus for receive channel data alignment with minimized latency variation | |
JP5086014B2 (ja) | データリカバリ方法およびデータリカバリ回路 | |
JP5286845B2 (ja) | データリカバリ回路 | |
JP5553999B2 (ja) | デジタル位相ロックループを実施するためのシステム及び方法 | |
US20120105115A1 (en) | Clock and data recovery circuit | |
JP2007067573A (ja) | クロックアンドデータリカバリ回路 | |
US6775345B1 (en) | Delay locked loop based data recovery circuit for data communication | |
US6314151B1 (en) | Phase comparator operable at half frequency of input signal | |
JP2009239768A (ja) | 半導体集積回路装置、及び、クロックデータ復元方法 | |
JP5610540B2 (ja) | シリアル通信用インターフェース回路及びパラレルシリアル変換回路 | |
JP7393079B2 (ja) | 半導体装置 | |
TW202029652A (zh) | 檢測時脈信號的頻率和相位的積體電路以及包括所述積體電路的時脈及資料恢復電路 | |
JP2006109082A (ja) | データ送受信方法、及びデータ送受信装置 | |
TWI499914B (zh) | 資料傳輸方法及資料回復方法 | |
JP2006166229A (ja) | データリカバリ方法及びデータリカバリ回路及びこれを用いたデータ受信装置 | |
JPWO2009069244A1 (ja) | 送信方法および送信装置 | |
US7460040B1 (en) | High-speed serial interface architecture for a programmable logic device | |
JP3973149B2 (ja) | データリカバリ回路とデータリカバリ方法 | |
KR100844313B1 (ko) | 데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및데이터 복원 회로 및 방법 | |
JP2010016545A (ja) | 多相クロック生成回路、オーバーサンプリング回路及び位相シフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4676792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |