TWI436630B - 可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路 - Google Patents

可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路 Download PDF

Info

Publication number
TWI436630B
TWI436630B TW099139344A TW99139344A TWI436630B TW I436630 B TWI436630 B TW I436630B TW 099139344 A TW099139344 A TW 099139344A TW 99139344 A TW99139344 A TW 99139344A TW I436630 B TWI436630 B TW I436630B
Authority
TW
Taiwan
Prior art keywords
phase
signal
signals
circuit
oversampling
Prior art date
Application number
TW099139344A
Other languages
English (en)
Other versions
TW201223222A (en
Inventor
Kuo Cyuan Kuo
Huei Chiang Shiu
Hsieh Huan Yen
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Priority to TW099139344A priority Critical patent/TWI436630B/zh
Priority to CN2011100253143A priority patent/CN102122956B/zh
Priority to US13/282,470 priority patent/US8588357B2/en
Publication of TW201223222A publication Critical patent/TW201223222A/zh
Application granted granted Critical
Publication of TWI436630B publication Critical patent/TWI436630B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路
本發明係有關於一種相位選擇器，更明確地說，係有關於一種容忍擾動且適用於時脈與資料恢復電路之相位選擇器。
一般而言，在序列傳輸介面中，傳送端係將時脈信號與資料混合在一起成為輸入資料流(data stream)傳送至接收端。因此，在接收端需設計一時脈與資料恢復電路，以從輸入資料流(data stream)還原出傳送端的時脈信號的資訊，並依據所得到時脈信號的相位，以取樣該輸入資料流，來得到該輸入資料流實際上所傳送之資料。
請參考第1圖與第2圖。第1圖與第2圖係為說明先前技術之時脈與資料恢復電路100之示意圖。如第1圖所示，時脈與資料恢復電路100包含一超取樣(over-sampling)電路110、一相位偵測模組120、一相位選擇器130，以及一後端處理模組140。超取樣電路110超取樣一輸入資料流DSIN ，以產生一超取樣信號SOS 。相位偵測模組120包含一轉態偵測電路121以及一相位偵測電路122。轉態偵測電路121偵測超取樣信號SOS 之轉態(transition)，以產生一轉態信號STR 。相位偵測電路122依據轉態信號STR ，以產生相位偵測信號SPD 。相位選擇器130依據相位偵測信號SPD ，以產生一相位選擇信號SPH 。後端處理模組140依據相位選擇信號SPH ，以選擇適當的超取樣信號SOS 作為輸出資料信號SDOUT 。
更進一步地說，如第2圖所示，設超取樣電路110以五倍頻之方式超取樣輸入資料流DSIN 。也就是說，於每個週期(如週期T1 ~T3 )內，超取樣電路110皆於超取樣時機P0 ~P4 超取樣輸入資料流DSIN ，而得到超取樣訊號SOS 。其中超取樣時機P0 ~P4 之間可分為區域R0~R4。轉態偵測電路121實際上可以異或(XOR)電路實施。因此，當超取樣信號SOS 從邏輯「0」變成邏輯「1」或是從邏輯「1」變成邏輯「0」時，轉態偵測電路121即產生表示邏輯「1」之轉態信號STR 。換句話說，當轉態信號STR 表示邏輯「1」時，表示輸入資料流DSIN 於轉態信號STR 所對應的區域發生轉態。相位偵測電路122偵測表示邏輯「1」之轉態信號STR ，可得到輸入資料流DSIN 發生轉態的區域。如此，相位偵測電路122可輸出相位偵測信號SPD 來表示輸入資料流DSI 的轉態區域。舉例而言，在第2圖中，於週期T1 內，輸入資料流DSIN 於區域R1內產生上升緣(rising edge)，因此相位偵測電路122輸出表示區域「R1」之相位偵測信號SPD ；於週期T2 內，輸入資料流DSIN 於區域R1內產生下降緣(falling edge)，因此相位偵測電路122輸出表示區域「R1」之相位偵測信號SPD ；於週期T3 內，輸入資料流DSIN 於區域R0內產生上升緣，因此相位偵測電路122輸出表示區域「R0」之相位偵測信號SPD 。相位選擇器130依據轉態信號STR 可得到每個週期內輸入資料流DSIN 的轉態區域(舉例而言，於週期T1 內轉態區域為R1)。相位選擇器130依據每個週期的轉態區域可累積各區域所對應的累積轉態數目NR0 ~NR4 ，且相位選擇器130依據具有最大值之累積轉態數目以產生相位選擇信號SPH 。舉例而言，週期T1 之轉態區域為R1 ，因此在週期T1 時，相位選擇器130的累積轉態數目NR1 等於1，其他的累積轉態數目為0，此時累積轉態數目NR1 具有最大值，因此相位選擇器130產生表示區域「R1」之相位選擇信號SPH ；週期T2 之轉態區域也為R1 ，因此在週期T2 時，相位選擇器130的累積轉態數目NR1 累計成為2，其他的累積轉態數目為0，此時累積轉態數目NR1 仍具有最大值，因此相位選擇器130仍產生表示區域「R1」之相位選擇信號SPH ；週期T3 之轉態區域為R0 ，因此在週期T3 時，相位選擇器130的累積轉態數目NR1 仍為2，累積轉態數目NR1 變為1，其他的累積轉態數目則仍保持為0。雖然在週期T3 時，轉態區域為R0 ，然而由於累積轉態數目NR1 仍具有最大值，因此相位選擇器130仍產生表示區域「R1」之相位選擇信號SPH 。後端處理模組140依據相位信號SPH ，可判斷時脈信號發生轉態之區域。因此後端處理模組140可據以選擇適當的超取樣信號SOS 作為輸出資料信號SDOUT 。舉例而言，在週期T1 時，後端處理模組140可依據轉態區域R1 ，判斷超取樣時機P4對應於輸入資料流DSIN 之穩態(因為超取樣時機P4大約位於週期T1 的區域R1與週期T2 的區域R1的中間)。因此，後端處理模組140選擇超取樣時機P4所對應的超取樣信號SOS 作為輸出資料信號SDOUT 。
然而，在先前技術之相位選擇器130中，假設傳送端之時脈信號之轉態邊緣於初始時皆發生在區域R1，也就是說區域R1所對應的累積轉態數目NR1 已經累積一段時間，而使得累積轉態數目NR1 遠大於區域R0與R2所對應的累積轉態數目NR0 與NR2 。此時，若輸入資料流DSIN 發生小擾動(jitter)(舉例而言，傳送端之時脈信號之轉態邊緣所發生之區域從R1變成R0)，由於累積轉態數目NR1 之值仍大於累積轉態數目NR0 與NR2 (也就是說，先前技術之相位選擇器130之記憶效應)，因此時脈與資料恢復電路100仍會依據具有最大累積轉態數目NR1 ，輸出表示區域「R1」之相位選擇信號SPH 。如此，後端處理模組140可能會選擇不正確的超取樣信號SOS 作為輸出資料信號SDOUT 。此外，假設累積轉態數目NR0 與NR1 之數值大約相等，此時若輸入資料流DSIN 發生大擾動(舉例而言，傳送端之時脈信號之轉態邊緣所發生的區域持續地在區域R0與R1之間切換)，由於最大累積數目持續地在NR0 與NR1 之間切換，因此時脈與資料恢復電路100持續地選擇不同的超取樣時機(如P3與P4)的超取樣信號SOS 作為輸出資料信號SDOUT 。如此會造成系統不穩定，帶給使用者很大的不便。
本發明提供一種可容忍擾動之相位選擇器，適用於一時脈資料恢復電路(clock data recovery circuit)，該時脈資料恢復電路具有一超取樣電路、一相位偵測模組與一後端處理模組，該超取樣電路於每週期超取樣一輸入資料流，以產生M個超取樣信號，該相位偵測模組用來偵測該M個超取樣信號，以判斷該輸入資料流於每週期的轉態區域，並據以產生一相位偵測信號，該相位選擇器用來依據該相位偵測信號，以產生一相位選擇信號，該後端處理模組用來依據該相位選擇信號，以從該M個超取樣信號選擇其中之一作為一輸出資料信號，該相位選擇器包含一比較模組、一加權電路，以及一相位預測器。該比較模組用來比較該相位偵測模組所產生的該相位偵測信號與對應於前一週期之相位選擇信號，並比較對應於先前N個週期之相位偵測信號與對應於前一週期之相位選擇信號，以產生(N+1)個誤差信號。該加權電路用來依據該(N+1)個誤差信號與(N+1)個加權參數，以計算一加權誤差信號。該相位預測器用來比較該加權誤差信號、一第一預定臨界值與一第二預定臨界值，以產生一相位調整信號，並依據該相位調整信號與對應於前一週期之相位選擇信號，以產生該相位選擇信號。M、N分別表示正整數。
本發明另提供一種可容忍擾動之相位選擇方法，適用於一時脈資料恢復電路(clock data recovery circuit)，該時脈資料恢復電路具有一超取樣電路、一相位偵測模組與一後端處理模組，該超取樣電路於每週期超取樣一輸入資料流，以產生M個超取樣信號，該相位偵測模組用來偵測該M個超取樣信號，以判斷該輸入資料流於每週期的轉態區域，並據以產生一相位偵測信號，該相位選擇方法用來依據該相位偵測信號，以產生一相位選擇信號，該後端處理模組用來依據該相位選擇信號，以從該M個超取樣信號選擇其中之一作為一輸出資料信號，該相位選擇方法包含比較該相位偵測模組所產生的該相位偵測信號與對應於前一週期之相位選擇信號，並比較對應於先前N個週期之相位偵測信號與對應於前一週期之相位選擇信號，以產生(N+1)個誤差信號、依據該(N+1)個誤差信號與(N+1)個加權參數，以計算一加權誤差信號、比較該加權誤差信號、一第一預定臨界值與一第二預定臨界值，以產生一相位調整信號，以及依據該相位調整信號與對應於前一週期之相位選擇信號，以產生該相位選擇信號。M、N分別表示正整數。
請參考第3圖。第3圖為說明本發明之可容忍擾動之相位選擇器330示意圖。相位選擇器330應用於一時脈與資料恢復電路300，其中超取樣電路310、相位偵測模組320、轉態偵測電路321、相位偵測電路322、後端處理模組340之結構以及工作原理分別與超取樣電路110、相位偵測模組120、轉態偵測電路121、相位偵測電路122、後端處理模組140類似，故不再贅述。相位選擇電路330包含一比較模組331、一加權電路332，以及一相位預測器333。比較模組331比較相位偵測信號SPD 與相位選擇信號SPH ，以產生誤差信號SER 。加權電路332依據誤差信號SER 與加權參數W，以產生加權誤差信號SWER 。相位預測器333依據加權誤差信號SWER ，以調整相位選擇信號SPH 。
請參考第4圖。第4圖為更進一步說明本發明之比較模組331、加權電路332與相位預測器333之示意圖。比較模組331包含一移位暫存單元REG1 、比較單元CMP1 ~CMP2 。移位暫存單元REG1 用來暫存與移位相位偵測信號SPD 。舉例而言，在週期T1 時，當移位暫存單元REG1 接收到表示區域「R0」之相位偵測信號SPD1 ，移位暫存單元REG1 暫存表示區域「R0」之相位偵測信號SPD1 。在週期T2 時，移位暫存單元REG1 接收到表示區域「R1」之相位偵測信號SPD2 。此時移位暫存單元REG1 將所暫存的相位偵測信號SPD (表示區域「R0」之相位偵測信號SPD1 )輸出至比較單元CMP2 ，且移位暫存單元REG1 暫存表示區域「R1」之相位偵測信號SPD2 。也就是說，當移位暫存單元REG1 接收對應於週期TX 之相位偵測信號SPDX 時，移位暫存單元REG1 會輸出其所暫存的相位偵測信號SPD (對應於週期T(X-1) 之相位偵測信號SPD(X-1) )至比較單元CMP2 ，且移位暫存單元REG1 暫存目前所接收到的相位偵測信號SPD (相位偵測信號SPDX )。比較單元CMP1 用來比較相位偵測模組320所產生之相位偵測信號SPD 與相位選擇信號SPH ，以產生誤差信號SER1 。舉例而言，設相位偵測模組320所產生之相位偵測信號SPD 表示區域「R1」，當相位選擇信號SPH 表示區域「R0」時，比較單元CMP1 所產生之誤差信號SER1 之值為-1；當相位選擇信號SPH 表示區域「R2」時，比較單元CMP1 所產生之誤差信號SER1 之值為1。也就是說，比較單元CMP1 依據相位偵測信號SPD 與相位選擇信號SPH 所表示的區域的差別，以產生誤差信號SER1 。比較單元CMP2 用來比較移位暫存單元REG1 所輸出之相位偵測信號SPD 與相位選擇信號SPH ，以產生誤差信號SER2 。同理，比較單元CMP2 依據相位偵測信號SPD 與相位選擇信號SPH 所表示的區域的差別，以產生誤差信號SER2 。舉例而言，設移位暫存單元REG1 所輸出之相位偵測信號SPD 表示區域「R1」，當相位選擇信號SPH 表示區域「R0」時，比較單元CMP2 所產生之誤差信號SER2 之值為-1；當相位選擇信號SPH 表示區域「R2」時，比較單元CMP2 所產生之誤差信號SER2 之值為1。當加權電路332接收到誤差信號SER1 及SER2 時，加權電路332依據下式可計算出加權誤差信號SWER ：
SWER =(SER1 ×W1 )+(SER2 ×W2 )...(1)；
其中W1 與W2 分別為對應誤差信號SER1 及SER2 之加權參數。相位預測器333包含一相位調整電路3331與一相位輸出電路3332。相位調整電路3331比較加權誤差信號SWER 、預定臨界值THU 與THD ，以產生相位調整信號SPA 。舉例而言，預定臨界值THU 等於2，預定臨界值THD 等於-2。當加權誤差信號SWER 小於預定臨界值THD 時，相位調整電路3331所產生之相位調整信號SPA 表示「右移」；當加權誤差信號SWER 大於預定臨界值THU 時，相位調整電路3331所產生之相位調整信號SPA 表示「左移」；當加權誤差信號SWER 介於預定臨界值THU 與THD 之間時，相位調整電路3331所產生之相位調整信號SPA 表示「不變」。相位輸出電路3332依據相位調整信號SP 與前一週期的相位選擇信號SPH ，以產生相位選擇信號SPH 。舉例而言，設在週期T1 時，相位輸出電路3332直接依據表示區域「R1」之相位偵測信號SPD ，以產生表示區域「R1」之相位選擇信號SPH 。於週期T2 ，若相位輸出電路3332所接收之相位調整信號SPA 表示「右移」，則此時相位輸出電路3332將所產生之相位選擇信號SPH 從表示區域「R1」調整為表示區域「R2」；若相位輸出電路3332所接收之相位調整信號SPA 表示「左移」，則此時相位輸出電路3332將所產生之相位選擇信號SPH 從表示區域「R1」調整為表示區域「R0」；若相位輸出電路3332所接收之相位調整信號SPA 表示「不變」，則此時相位輸出電路3332不需調整相位選擇信號SPH ，相位選擇信號SPH 仍表示區域「R1」。
請參考第5圖。第5圖為舉例說明本發明之相位選擇器330之內部信號之示意圖。設加權參數W1 等於2，加權參數W2 等於1，預定臨界值THU 與THD 分別為2與-2。如第5圖所示，於週期T1 時，相位偵測信號SPD 表示區域「R1」，此時相位輸出電路3332依據表示相位偵測信號SPD ，以產生表示區域「R1」之相位選擇信號SPH 。於週期T2 時，相位偵測信號SPD 表示區域「R1」。比較單元CMP1 比較週期T1 的相位選擇信號SPH (表示區域「R1」)與週期T2 的相位偵測信號SPD (表示區域「R1」)，產生值為0之誤差信號SER1 。比較單元CMP2 比較週期T1 的相位選擇信號SPH (表示區域「R1」)與週期T1 的相位偵測信號SPD (表示區域「R1」)，產生值為0之誤差信號SER2 。加權電路332依據式(1)可計算出加權誤差信號SWER 等於0。由於加權誤差信號SWER 介於預定臨界值THU 與THD 之間，因此相位調整電路3331產生表示「不變」之相位調整信號SPA 。如此，相位輸出電路3332不需調整相位選擇信號SPH ，因此在週期T2 時，相位選擇信號SPH 仍表示區域「R1」。於週期T3 時，相位偵測信號SPD 表示區域「R2」。比較單元CMP1 比較週期T2 的相位選擇信號SPH (表示區域「R1」)與週期T3 的相位偵測信號SPD (表示區域「R2」)，產生值為-1之誤差信號SER1 。比較單元CMP2 比較週期T2 的相位選擇信號SPH (表示區域「R1」)與週期T2 的相位偵測信號SPD (表示區域「R1」)，產生值為0之誤差信號SER2 。加權電路332依據式(1)可計算出加權誤差信號SWER 等於-2。由於加權誤差信號SWER 介於預定臨界值THU 與THD 之間，因此相位調整電路3331產生表示「不變」之相位調整信號SPA 。如此，相位輸出電路3332不需調整相位選擇信號SPH ，因此在週期T3 時，相位選擇信號SPH 仍表示區域「R1」。於週期T4 時，相位偵測信號SPD 表示區域「R2」。比較單元CMP1 比較週期T3 的相位選擇信號SPH (表示區域「R1」)與週期T4 的相位偵測信號SPD (表示區域「R2」)，產生值為-1之誤差信號SER1 。比較單元CMP2 比較週期T3 的相位選擇信號SPH (表示區域「R1」)與週期T3 的相位偵測信號SPD (表示區域「R2」)，產生值為-1之誤差信號SER2 。加權電路332依據式(1)可計算出加權誤差信號SWER 等於-3。由於加權誤差信號SWER 小於預定臨界值THD ，因此相位調整電路3331產生表示「右移」之相位調整信號SPA 。如此，相位輸出電路3332依據表示「右移」相位調整信號SPA ，以調整相位選擇信號SPH 表示區域「R2 」。利用上述說明之方式可類推於週期T5 與T6 時相位選擇器330之內部信號，故不再贅述。
請參考第6圖。第6圖為說明當輸入資料流DSIN (相位偵測信號SPD )發生小擾動時，本發明之相位選擇器330可快速鎖定相位之示意圖。如第6圖所示，於週期T1 ~T4 ，相位偵測信號SPD 皆表示區域「R1」，因此相位選擇器330於週期T1 ~T4 所產生之相位選擇信號SPH 也皆表示區域「R1」。於週期T5 ～T6 時，由於輸入資料流DSIN 發生小擾動，因此相位偵測信號SPD 切換為表示區域「R2」。此時，本發明之相位選擇器330於週期T6 時，會產生表示區域「R2」之相位選擇信號SPH 。比較本發明之相位選擇器330與先前技術之相位選擇器130，先前技術之相位選擇器130由於依據具有最大累積轉態數目NR1 (經過週期T1 ~T6 ，累積轉態數目NR1 等於4，累積轉態數目NR2 等於2)，因此先前技術之相位選擇器130在第6圖的情況下仍會於週期T6 時產生表示區域「R1」之相位選擇信號SPH ，造成後端處理模組140選擇不正確的超取樣信號SOS 作為輸出資料信號SDOUT 。然而，本發明之相位選擇器330可於週期T6 時產生表示區域「R2」之相位選擇信號SPH 。換句話說，本發明之相位選擇器330僅考慮本週期與上一週期的相位偵測信號SPD ，因此本發明之相位選擇器33相較於先前技術之相位選擇器130具有較少的記憶效應。如此可使本發明之相位選擇器330於輸入資料流DSIN (相位偵測信號SPD )發生小擾動時快速鎖定相位，產生較正確的相位選擇信號SPH ，以使得後端處理模組340可選擇正確的超取樣信號SOS 作為輸出資料信號SDOUT 。
請參考第7圖。第7圖為說明當輸入資料流DSIN (相位偵測信號SPD )發生大擾動時，本發明之相位選擇器330仍可產生穩定的相位選擇信號SPH 之示意圖。如第7圖所示，於週期T1 ~T4 ，相位偵測信號SPD 從表示區域「R1」切換為表示區域「R2」，因此於週期T4 時，相位選擇器330產生表示區域「R2」之相位選擇信號SPH 。於週期T5 ~T8 ，由於輸入資料流DSIN 發生大擾動，因此相位偵測信號SPD 持續地於表示區域「R1」與表示區域「R2」之間切換。此時，本發明之相位選擇器330於週期T5 ~T8 時，仍會穩定地產生表示區域「R1」之相位選擇信號SPH 。比較本發明之相位選擇器330與先前技術之相位選擇器130，由於先前技術之相位選擇器130之最大累積轉態數目會於NR1 與NR2 之間切換，因此先前技術之相位選擇器130在第7圖的情況下所產生之相位選擇信號SPH 會在表示區域「R1」與表示區域「R2」切換，造成後端處理模組140持續地選擇不同的超取樣時機的超取樣信號SOS 作為輸出資料信號SDOUT 。而使系統不穩定。然而在本發明中，藉由適當地設計預定臨界值THU 與THD ，以及加權參數W，可降低相位選擇器330對輸入資料流DSIN (相位偵測信號SPD )發生大擾動時之敏感度，而使得相位選擇器330於輸入資料流DSIN (相位偵測信號SPD )發生大擾動時仍可輸出穩定的相位選擇信號SPH ，以使後端處理模組340可穩定地選擇超取樣信號SOS 作為輸出資料信號SDOUT 。
請參考第8圖。第8圖為說明本發明之相位選擇器之另一實施例830之示意圖。相較於第4圖所示之相位選擇器330，相位選擇器830之比較模組831包含移位暫存單元REG1 與REG2 ，以及比較單元CMP1 ~CMP3 。移位暫存單元REG1 與REG2 皆是用來暫存與移位相位偵測信號SPD 。比較單元CMP1 ~CMP3 分別比較相位偵測信號SPD 與相位選擇信號SPH ，以產生誤差信號SER1 ~SER3 。舉例而言，於週期T1 時，當移位暫存單元REG1 接收到表示區域「R0」之相位偵測信號SPD1 ，移位暫存單元REG1 暫存表示區域「R0」之相位偵測信號SPD1 。於週期T2 時，移位暫存單元REG1 接收到表示區域「R1」之相位偵測信號SPD2 。此時移位暫存單元REG1 將所暫存的相位偵測信號SPD (表示區域「R0」之相位偵測信號SPD1 )輸出至移位暫存單元REG2 。因此移位暫存單元REG1 暫存表示區域「R1」之相位偵測信號SPD2 ，而移位暫存單元REG2 暫存表示區域「R0」之相位偵測信號SPD1 。於週期T3 時，移位暫存單元REG1 接收到表示區域「R2」之相位偵測信號SPD3 。此時，移位暫存單元REG1 輸出表示區域「R1」之相位偵測信號SPD2 ，移位暫存單元REG2 輸出表示區域「R0」之相位偵測信號SPD1 。因此，比較單元CMP1 依據相位選擇信號SPH 與表示區域「R2」之相位偵測信號SPD3 ，以產生誤差信號SER1 ，比較單元CMP2 依據相位選擇信號SPH 與表示區域「R1」之相位偵測信號SPD2 ，以產生誤差信號SER2 ，比較單元CMP3 依據相位選擇信號SPH 與表示區域「R0」之相位偵測信號SPD1 ，以產生誤差信號SER3 。當加權電路332接收到誤差信號SER1 及SER2 時，加權電路332依據下式計算出加權誤差信號SWER ：
SWER =(SER1 ×W1 )+(SER2 ×W2 )+(SER2 ×W3 )...(2)；
其中W1 ~W3 分別為對應誤差信號SER1 ~SER3 之加權參數。換句話說，相較於比較模組331，比較模組831還比較前前週期的相位偵測信號SPD 與相位選擇信號SPH ，以產生誤差信號SER3 。因此，比較模組331可視為一二階之比較模組(考慮前週期與本週期的相位偵測信號SPD )，而比較模組831可視為一三階之比較模組(考慮前前週期、前週期與本週期的相位偵測信號SPD )。因此，由上述說明可知，本發明之比較模組可依需求而設計為更多階之比較模組，以調整本發明之相位選擇器之記憶效應。
請參考第9圖。第9圖為舉例說明相位選擇器830之內部信號之示意圖。在第9圖中，設加權參數W1 ~W3 分別為2、1、1。由於相位選擇器830之工作原理與第5圖之說明類似，故不再贅述。
請參考第10圖。第10圖為說明本發明之後端處理模組340之示意圖。後端處理模組340包含依選擇電路341與一後端處理電路342。選擇電路341用來依據相位選擇信號SPH ，以選擇適當的超取樣時機所對應的超取樣信號SOS 。更明確地說，選擇電路341依據相位選擇信號SPH 可得到輸入資料流DSIN 的轉態區域。如此，選擇電路341可據以判斷對應於輸入資料流DSIN 之穩態之超取樣時機，以據以選擇超取樣信號SOS 。後端處理電路342用來防止輸出資料信號SDOUT 溢位(overflow)或不足位(underflow)。舉例而言，於Y個週期內，當後端處理電路342接收到超過Y個或不足Y個的超取樣信號SOS 時，後端處理電路342依據接收到的超取樣信號SOS ，產生Y個輸出資料信號SDOUT ，以防止溢位或不足位。由於後端處理電路342之工作原理為業界所習知之技術，故不再贅述。
綜上所述，本發明提供一種相位選擇器，適用於一時脈資料恢復電路。在本發明之相位選擇器中，比較模組比較相位偵測信號與前週期的相位選擇信號，以產生誤差信號。加權電路依據誤差信號與加權參數，以計算加權誤差信號。相位預測器比較加權誤差信號與預定臨界值，以產生對應於本週期的相位選擇信號。當時脈資料恢復電路所接受的輸入資料流發生小擾動時，本發明之相位選擇器可快速鎖定相位，以產生較正確的相位選擇信號SPH ，來時脈資料恢復電路的後端處理模組選擇正確的超取樣信號作為輸出資料信號。當時脈資料恢復電路所接受的輸入資料流發生大擾動時，本發明之相位選擇器可輸出穩定的相位選擇信號，以使時脈資料恢復電路的後端處理模組可穩定地選擇超取樣信號作為輸出資料信號。此外，藉由適當地設計預定臨界值、加權參數，以及比較模組的階數，可調整本發明之相位選擇器對輸入資料流發生大擾動時之敏感度，以及本發明之相位選擇器之記憶效應，以符合實際上應用的需求，帶給使用者更大的便利。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、300．．．時脈與資料恢復電路
110、310．．．超取樣電路
120、320．．．相位偵測模組
121、321．．．轉態偵測電路
122、322．．．相位偵測電路
130、330、830．．．相位選擇器
331、831．．．比較模組
332．．．加權電路
333．．．相位預測器
3331．．．相位調整電路
3332．．．相位輸出電路
140、340‧‧‧後端處理模組
341‧‧‧選擇電路
342‧‧‧後端處理電路
CMP1 ~CMP3 ‧‧‧比較單元
DSIN ‧‧‧輸入資料流
P0~P4‧‧‧超取樣時機
R0~R4‧‧‧區域
REG1 ~REG2 ‧‧‧移位暫存單元
SDOUT ‧‧‧輸出資料信號
SER 、SER1 ~SER3 ‧‧‧誤差信號
SOS ‧‧‧超取樣信號
SPA ‧‧‧相位調整信號
SPD ‧‧‧相位偵測信號
SPH ‧‧‧相位選擇信號
STR ‧‧‧轉態信號
SWER ‧‧‧加權誤差信號
T1 ~T8 ‧‧‧週期
W1 ~W3 ‧‧‧加權參數
第1圖與第2圖係為說明先前技術之時脈與資料恢復電路之示意圖。
第3圖為說明本發明之相位選擇器示意圖。
第4圖為說明本發明之比較模組、加權電路與相位預測器之示意圖。
第5圖為舉例說明本發明之相位選擇器之內部信號之示意圖。
第6圖為說明當輸入資料流發生小擾動時，本發明之相位選擇器可快速鎖定相位之示意圖。
第7圖為說明當輸入資料流發生大擾動時，本發明之相位選擇器可產生穩定的相位選擇信號之示意圖。
第8圖為說明本發明之相位選擇器之另一實施例之示意圖。
第9圖為舉例說明第8圖之相位選擇器之內部信號之示意圖。
第10圖為說明本發明之後端處理模組之示意圖。
300．．．時脈與資料恢復電路
310．．．超取樣電路
320．．．相位偵測模組
321．．．轉態偵測電路
322．．．相位偵測電路
330．．．相位選擇器
331．．．比較模組
332．．．加權電路
333．．．相位預測器
340．．．後端處理模組
DSIN ．．．輸入資料流
SDOUT ．．．輸出資料信號
SER ．．．誤差信號
SOS ．．．超取樣信號
SPD ．．．相位偵測信號
SPH ．．．相位選擇信號
STR ．．．轉態信號
SWER ．．．加權誤差信號

Claims (14)

  1. 一種可容忍擾動之相位選擇器，適用於一時脈資料恢復電路(clock data recovery circuit)，該時脈資料恢復電路具有一超取樣電路、一相位偵測模組與一後端處理模組，該超取樣電路於每週期超取樣一輸入資料流，以產生M個超取樣信號，該相位偵測模組用來偵測該M個超取樣信號，以判斷該輸入資料流於每週期的轉態區域，並據以產生一相位偵測信號，該相位選擇器用來依據該相位偵測信號，以產生一相位選擇信號，該後端處理模組用來依據該相位選擇信號，以從該M個超取樣信號選擇其中之一作為一輸出資料信號，該相位選擇器包含：一比較模組，用來比較該相位偵測模組所產生的該相位偵測信號與對應於前一週期之相位選擇信號，並比較對應於先前N個週期之相位偵測信號與對應於前一週期之相位選擇信號，以產生(N+1)個誤差信號；一加權電路，用來依據該(N+1)個誤差信號與(N+1)個加權參數，以計算一加權誤差信號；以及一相位預測器，用來比較該加權誤差信號、一第一預定臨界值與一第二預定臨界值，以產生一相位調整信號，並依據該相位調整信號與對應於前一週期之相位選擇信號，以產生該相位選擇信號；其中M、N分別表示正整數。
  2. 如請求項1所述之相位選擇器，其中該比較模組包含：N個移位暫存單元，該N個移位暫存單元串連連接，用來移位與暫存先前N個週期之相位偵測信號；其中當該相位偵測模組所產生的該相位偵測信號輸入該比較模組時，該N個移位暫存單元之一第K個暫存單元輸出其所暫存之對應於前K個週期之相位偵測信號；以及(N+1)個比較單元，分別用來比較該N個移位暫存單元所暫存之相位偵測信號、該相位偵測模組所產生之該相位偵測信號，以及對應於前一週期之相位選擇信號，以產生該(N+1)個誤差信號；其中當該相位偵測模組所產生的該相位偵測信號輸入該比較模組時，該(N+1)個比較單元之一第一個比較單元比較該相位偵測模組所產生的該相位偵測信號與對應於前一週期之相位選擇信號，以產生該(N+1)個誤差信號之一第一個誤差信號；其中當該相位偵測模組所產生的該相位偵測信號輸入該比較模組時，該(N+1)個比較單元之一第(K+1)個比較單元比較該N個移位暫存單元之該第K個暫存單元所輸出之對應於前K個週期之相位偵測信號與對應於前一週期之相位選擇信號，以產生該(N+1)個誤差信號之一第(K+1)個誤差信號；其中1≦K≦N。
  3. 如請求項1所述之相位選擇器，其中該加權電路依據下式以計算該加權誤差信號：SWER =(SER1 ×W1 )+(SER2 ×W2 )+...+(SER(N+1) ×W(N+1) )；其中SWER 表示該加權誤差信號，SER1 ~SER(N+1) 分別表示該(N+1)個誤差信號，W1 ~W(N+1) 分別表示該(N+1)個加權參數。
  4. 如請求項1所述之相位選擇器，其中該相位預測器包含：一相位調整電路，用來比較該加權誤差信號、該第一預定臨界值與該第二預定臨界值，以產生該相位調整信號；以及一相位輸出電路，用來依據該相位調整信號與對應於前一週期之該相位選擇信號，以產生該相位選擇信號。
  5. 如請求項4所述之相位選擇器，其中每週期依據該M個超取樣時機分為M個區域，該相位選擇信號用來指示該輸入資料流於該M個區域中之一第I個區域轉態，1≦I≦M。
  6. 如請求項5所述之相位選擇器，其中當該加權誤差信號大於該第一預定臨界值，且對應於前一週期之該相位選擇信號表示該M個區域之一第J個區域時，該相位輸出電路輸出表示該M個區域中之一第(J-1)個區域之該相位選擇信號；當該加權誤差信號小於該第二預定臨界值，且對應於前一週期之該相位選擇信號表示該M個區域之該第J個區域時，該相位輸出電路輸出表 示該M個區域中之一第(J+1)個區域；當該加權誤差信號介於該第一預定臨界值與該第二預定臨界值之間，且對應於前一週期之該相位選擇信號表示該M個區域之該第J個區域時，該相位輸出電路輸出表示該M個區域中之該第J個區域；J表示正整數，且1≦J≦M。
  7. 如請求項1所述之相位選擇器，其中該後端處理模組包含：一選擇電路，用來依據該相位選擇信號，以選擇該M個超取樣信號之一第L個超取樣時機，並依據該M個超取樣信號之該第L個超取樣時機，以輸出該M個超取樣信號之一第L個超取樣信號作為該輸出資料信號；以及一後端處理電路，用來防止該輸出資料信號溢位(overflow)或不足位(underflow)。
  8. 如請求項7所述之相位選擇器，其中於Y個週期內，當該後端處理電路從該選擇電路接收到超過Y個或不足Y個的超取樣信號時，該後端處理電路依據所接收到的超取樣信號，以產生Y個輸出資料信號；Y表示一正整數。
  9. 一種時脈資料恢復電路，包含：一超取樣電路，於每週期超取樣一輸入資料流，以產生M個超取樣信號；一相位偵測模組，用來偵測該M個超取樣信號，以判斷該輸入 資料流於每週期的轉態區域，並據以產生一相位偵測信號；一如請求項1所述之相位選擇器，用來依據該相位偵測信號，以產生一相位選擇信號；以及一後端處理模組，該後端處理模組用來依據該相位選擇信號，以從該M個超取樣信號選擇其中之一作為一輸出資料信號。
  10. 一種可容忍擾動之相位選擇方法，適用於一時脈資料恢復電路(clock data recovery circuit)，該時脈資料恢復電路具有一超取樣電路、一相位偵測模組與一後端處理模組，該超取樣電路於每週期超取樣一輸入資料流，以產生M個超取樣信號，該相位偵測模組用來偵測該M個超取樣信號，以判斷該輸入資料流於每週期的轉態區域，並據以產生一相位偵測信號，該相位選擇方法用來依據該相位偵測信號，以產生一相位選擇信號，該後端處理模組用來依據該相位選擇信號，以從該M個超取樣信號選擇其中之一作為一輸出資料信號，該相位選擇方法包含：比較該相位偵測模組所產生的該相位偵測信號與對應於前一週期之相位選擇信號，並比較對應於先前N個週期之相位偵測信號與對應於前一週期之相位選擇信號，以產生(N+1)個誤差信號；依據該(N+1)個誤差信號與(N+1)個加權參數，以計算一加權誤差信號；比較該加權誤差信號、一第一預定臨界值與一第二預定臨界 值，以產生一相位調整信號；以及依據該相位調整信號與對應於前一週期之相位選擇信號，以產生該相位選擇信號；其中M、N分別表示正整數。
  11. 如請求項10所述之相位選擇方法，其中依據該(N+1)個誤差信號與該(N+1)個加權參數，以計算該加權誤差信號包含：依據下式以計算該加權誤差信號：SWER =(SER1 ×W1 )+(SER2 ×W2 )+...+(SER(N+1) ×W(N+1) )；其中SWER 表示該加權誤差信號，SER1 ~SER(N+1) 分別表示該(N+1)個誤差信號，W1 ~W(N+1) 分別表示該(N+1)個加權參數。
  12. 如請求項10所述之相位選擇方法，其中每週期依據該M個超取樣時機分為M個區域，該相位選擇信號用來指示該輸入資料流於該M個區域中之一第I個區域轉態，1≦I≦M。
  13. 如請求項12所述之相位選擇方法，其中比較該加權誤差信號、該第一預定臨界值與該第二預定臨界值，以產生該相位調整信號包含：當該加權誤差信號大於該第一預定臨界值時，產生表示左移之該相位調整信號；當該加權誤差信號小於該第二預定臨界值時，產生表示右移之 該相位調整信號；以及當該加權誤差信號介於該第一預定臨界值與該第二預定臨界值之間時，產生表示不變之該相位調整信號。
  14. 如請求項13所述之相位選擇方法，其中依據該相位調整信號與對應於前一週期之相位選擇信號，以產生該相位選擇信號包含：當該相位調整信號表示左移且對應於前一週期之該相位選擇信號表示該M個區域之一第J個區域時，輸出表示該M個區域中之一第(J-1)個區域之該相位選擇信號；以及當該相位調整信號表示右移且對應於前一週期之該相位選擇信號表示該M個區域之該第J個區域時，輸出表示該M個區域中之一第(J+1)個區域；以及當該加權誤差信號介於該第一預定臨界值與該第二預定臨界值之間，且對應於前一週期之該相位選擇信號表示該M個區域之該第J個區域時，輸出表示該M個區域中之該第J個區域；其中1≦J≦M。
TW099139344A 2010-11-16 2010-11-16 可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路 TWI436630B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099139344A TWI436630B (zh) 2010-11-16 2010-11-16 可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路
CN2011100253143A CN102122956B (zh) 2010-11-16 2011-01-18 相位选择器与相位选择方法以及时钟脉冲数据恢复电路
US13/282,470 US8588357B2 (en) 2010-11-16 2011-10-27 Phase selector capable of tolerating jitter and method thereof, and clock and data recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099139344A TWI436630B (zh) 2010-11-16 2010-11-16 可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路

Publications (2)

Publication Number Publication Date
TW201223222A TW201223222A (en) 2012-06-01
TWI436630B true TWI436630B (zh) 2014-05-01

Family

ID=44251426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099139344A TWI436630B (zh) 2010-11-16 2010-11-16 可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路

Country Status (3)

Country Link
US (1) US8588357B2 (zh)
CN (1) CN102122956B (zh)
TW (1) TWI436630B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI821549B (zh) * 2019-04-12 2023-11-11 美商微晶片科技公司 相位預測器及相關使用方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104796096B (zh) * 2014-01-22 2017-12-12 普天信息技术有限公司 一种功率放大器反馈信号最佳相位选择方法及装置
US20160112183A1 (en) * 2014-10-20 2016-04-21 Qualcomm Incorporated Signal sampling timing drift compensation
KR102368864B1 (ko) 2015-10-22 2022-03-03 삼성전자주식회사 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로
CN107306178B (zh) * 2016-04-25 2021-05-25 创意电子股份有限公司 时脉数据回复装置与方法
CN109387687B (zh) * 2018-11-09 2020-11-27 福州大学 一种电子式互感器的节能光电传输系统及方法
CN112671379B (zh) * 2021-03-17 2021-07-13 北京紫光青藤微系统有限公司 一种时钟相位选择电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901126B1 (en) * 2000-06-30 2005-05-31 Texas Instruments Incorporated Time division multiplex data recovery system using close loop phase and delay locked loop
US20040169539A1 (en) * 2003-02-28 2004-09-02 Gauthier Claude R. Miller effect compensation technique for DLL phase interpolator design
JP4676792B2 (ja) * 2005-03-17 2011-04-27 株式会社リコー データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置
JP4668750B2 (ja) * 2005-09-16 2011-04-13 富士通株式会社 データ再生回路
KR100854496B1 (ko) * 2006-07-03 2008-08-26 삼성전자주식회사 지연 동기 루프 및 이를 구비한 반도체 메모리 장치
CN101369883B (zh) * 2007-08-17 2011-07-20 中芯国际集成电路制造(上海)有限公司 数据恢复电路和方法
JP5086014B2 (ja) * 2007-09-20 2012-11-28 株式会社リコー データリカバリ方法およびデータリカバリ回路
TWI365290B (en) * 2008-04-09 2012-06-01 Mstar Semiconductor Inc Phase detecting module and detecting method thereof
CN101321052B (zh) * 2008-07-22 2010-12-01 凌阳科技股份有限公司 四倍过采样的数据恢复方法与系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI821549B (zh) * 2019-04-12 2023-11-11 美商微晶片科技公司 相位預測器及相關使用方法

Also Published As

Publication number Publication date
CN102122956B (zh) 2012-10-03
CN102122956A (zh) 2011-07-13
US8588357B2 (en) 2013-11-19
US20120121052A1 (en) 2012-05-17
TW201223222A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
TWI436630B (zh) 可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路
US8570881B2 (en) Transmitter voltage and receiver time margining
US7756232B2 (en) Clock and data recovery circuit
US8443243B2 (en) Semiconductor integrated circuit device and method for evaluating an eye-opening margin
KR101051944B1 (ko) 듀티 감지 회로 및 이를 포함하는 듀티 보정 회로
JP5831225B2 (ja) Ｃｄｒ回路、受信回路、及び、電子装置
US8363773B2 (en) Digital phase interpolation control for clock and data recovery circuit
US20090080584A1 (en) Semiconductor system
JP4679273B2 (ja) クロックデータリカバリ回路
JP5826246B2 (ja) 注入同期を補償する装置および方法
JP2009159256A (ja) 伝送特性調整装置、回路基板、及び伝送特性調整方法
US8275025B2 (en) Methods and apparatus for pseudo asynchronous testing of receive path in serializer/deserializer devices
JP2017079405A (ja) 周波数検出方法
KR101297413B1 (ko) 적응형 클럭 생성 장치 및 방법
US8472561B2 (en) Receiver circuit
US20050084048A1 (en) Clock and data recovery circuit
US20070230646A1 (en) Phase recovery from forward clock
JP2008312207A (ja) 通信システム、受信器、及び適応等化器
JP2008245134A (ja) Ｃｄｒ回路
US9252785B2 (en) Clock recovery for a data receiving unit
US20070069927A1 (en) Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream
US20120307874A1 (en) Cdr circuit, receiver, and transmitting-receiving system
US11392166B2 (en) Clock skew detection and management
JPH11214987A (ja) Ｐｌｌ装置
KR100629519B1 (ko) 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법