KR100629519B1 - 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법 - Google Patents

간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법 Download PDF

Info

Publication number
KR100629519B1
KR100629519B1 KR1020000058066A KR20000058066A KR100629519B1 KR 100629519 B1 KR100629519 B1 KR 100629519B1 KR 1020000058066 A KR1020000058066 A KR 1020000058066A KR 20000058066 A KR20000058066 A KR 20000058066A KR 100629519 B1 KR100629519 B1 KR 100629519B1
Authority
KR
South Korea
Prior art keywords
data
clock
signal
state
generating
Prior art date
Application number
KR1020000058066A
Other languages
English (en)
Other versions
KR20020026964A (ko
Inventor
배점한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000058066A priority Critical patent/KR100629519B1/ko
Publication of KR20020026964A publication Critical patent/KR20020026964A/ko
Application granted granted Critical
Publication of KR100629519B1 publication Critical patent/KR100629519B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 장치 및 방법이 개시되어 있다. 데이터 패킷 수신용 클럭 발생 장치는 기준 클럭에 동기하여 수신 데이터의 프리앰블로 부터 기준 신호들을 생성하는 샘플러, 기준 신호들로 부터 현재 데이터의 입력 상태를 판단하여 상태 신호를 발생하는 데이터 상태 검사부, 기준 신호들 및 상태 신호에 따라 데이터 패킷 수신용 클럭의 위상을 제어하기 위한 제어 신호를 발생하는 위상 제어부, 및 제어 신호 및 상태 신호에 따라 데이터 패킷 수신용 클럭을 생성하는 가변 카운터를 포함한다. 그에 따라 휴지 상태와 데이터 수신 상태가 불규칙적으로 반복되더라도 정확한 데이터 패킷 수신용 클럭을 발생시킬 수 있고 아날로그 회로를 포함하고 있지 않기 때문에 단일칩화가 용이하다.

Description

간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법{Apparatus for generating clock to receive data packet in intermitent and method therefor}
도 1은 종래 데이터 패킷 수신용 클럭 발생 장치를 도시한 블럭도이고,
도 2는 본 발명에 따른 데이터 패킷 수신용 클럭 발생 장치의 블럭도이며,
도 3은 도 2의 기준 신호 생성부의 상세 블럭도이고,
도 4는 도 2의 위상 제어부의 상세 블럭도이며,
도 5는 본 발명에 따른 데이터 패킷 수신용 클럭 발생 장치의 신호 처리 타이밍도이고,
도 6은 본 발명에 따른 데이터 패킷 수신용 클럭 발생 장치의 상태별 전환 관계를 나타내는 스테이트 다이어그램이며,
도 7은 도 2의 데이터 상태 검사부에 내장된 XQn의 매핑 테이블이고,
도 8은 도 2의 위상 제어부의 동작 순서도이며,
도 9는 도 2의 가변 카운터의 입력 조건에 따른 동작 상태를 나타낸 도이고,
도 10은 본 발명에 따른 데이터 패킷 수신용 클럭 발생 장치의 상태별 발생 신호들의 상세 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명 *
210 : 글리치 제거부 220 : 기준 신호 생성부
240 : 데이터 상태 검사부 260 : 위상 제어부
280 : 가변 카운터
본 발명은 간헐 데이터 패킷 수신 시스템의 데이터 패킷 수신 장치 및 방법에 관한 것으로, 더욱 상세하게는 휴지(idle) 상태 및 데이터 수신 상태가 불규칙적으로 반복되는 간헐 데이터 패킷 수신 시스템에서 수신 데이터의 클럭보다 정수배 빠른 클럭으로 부터 데이터 패킷 수신용 클럭을 발생하기 위한 클럭 발생 장치 및 방법에 관한 것이다.
일반적으로 데이터 패킷 송수신 시스템의 수신측에서 수신된 데이터를 복원하기 위해서는 수신된 데이터 패킷의 클럭과 동일한 클럭으로 데이터를 래치(latch)하여야 한다. 데이터 패킷은 액세스 코드(access code), 헤더(header) 및 페이로드(payload)를 포함한다. 액세스 코드는 프리앰블(preamble), 동기 워드(sync word) 및 트레일러(trailer)를 포함한다. 수신측은 데이터를 래치하기 위하여 프리앰블 부분의 규칙적인 펄스를 이용하여 수신된 데이터 패킷의 클럭과 동일한 클럭을 발생시킨다. 연속적으로 수신되는 데이터를 래치하기 위해서 위상 동기 루프(phase-locked loop: PLL)를 이용한다.
종래의 데이터 패킷 수신용 클럭 발생 장치가 도 1에 도시되어 있다.
도면을 참조하면, 종래 클럭 발생장치는 주파수/위상 검출기(10), 충전 펌프(20), 루프 필터(30), 전압 제어 발진기(40)(voltage controlled oscillator: 이하 VCO라 함) 및 피드백부(1/N)(50)를 포함한다. 데이터 패킷 수신용 클럭 발생 장치의 입력 신호는 제어 신호와 기준 신호이다. 기준 신호는 수신된 데이터 패킷이다. 제어신호는 수신된 신호의 프리앰블의 위치를 나타내는 타이밍 펄스이다. 제어 신호와 기준 신호가 입력되면 주파수/위상 검출기(10)에 의해 제어된 충전 펌프(20)의 출력에 따라 루프 필터(30)를 제어하여 VCO(40)로 부터 일정한 주파수가 출력되도록 하고, 그 출력을 피드백 신호로서 입력받는다. VCO(40)로 부터 일정한 주파수의 신호가 입력되면 주파수/위상 검출기(10)는 기준 신호와 VCO(40)의 출력 신호의 위상이 일치하도록 제어한다. 이와 같이 하여 데이터 수신용 클럭 발생 장치의 VCO(40)는 기준 신호와 주파수 및 위상이 일치된 신호를 출력하는데 이 신호가 데이터 패킷 수신용 클럭으로 사용된다.
그러나 종래 데이터 수신용 클럭 발생 장치는 휴지 상태와 데이터 수신 상태가 불규칙적으로 반복되는 데이터 송수신 시스템, 예를 들면 무선 통신 시스템에 적용하기 어렵다. 무선 통신 시스템의 경우는 휴지 기간이 길다. 또한 사용되는 데이터 패킷의 프리앰블 구간은 패킷 길이를 줄이기 위하여 짧은 것이 일반적이다. 즉, 데이터 패킷의 프리앰블 구간이 짧은 경우 아날로그 PLL을 사용하여 안정된 주파수를 얻기 힘들기 때문에 정확한 클럭을 발생시킬 수 없는 문제점이 있다.
또한, 종래 데이터 패킷 수신용 클럭 발생 장치에서 주파수 위상 검출기(10)를 제외한 다른 시스템들은 아날로그 회로이다. 즉, 디지털 회로와 아날로그 회로가 복합되어 있다. 따라서, 단일 칩으로 만들기가 어렵다.
이러한 문제점을 해결하기 위하여, 본 발명의 첫번째 목적은 휴지 상태와 데이터 수신 상태가 불규칙적으로 반복되는 간헐 데이터 수신 시스템에서 데이터 패킷을 수신하기 위한 데이터 패킷 수신용 클럭 발생 장치를 제공하는 것이다.
본 발명의 두번째 목적은 휴지 기간이 길고 데이터 패킷의 프리앰블 구간이 짧더라도 정확한 클럭을 발생시킬 수 있는 간헐 데이터 수신 시스템의 데이터 수신용 클럭 발생 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 장치는 기준 클럭에 동기하여 수신 데이터의 프리앰블로 부터 기준 신호들을 생성하는 기준 신호 생성부, 상기 기준 신호들로 부터 현재 데이터의 입력 상태를 판단하여 상태 신호를 발생하는 데이터 상태 검사부, 상기 기준 신호들 및 상기 상태 신호에 따라 데이터 패킷 수신용 클럭의 위상을 제어하기 위한 제어 신호를 발생하는 위상 제어부 및 상기 제어 신호 및 상기 상태 신호에 따라 데이터 패킷 수신용 클럭을 생성하는 가변 카운터를 포함한다.
상기 기준 클럭은 크리스탈 발진기로 부터 출력된 신호인 것이 바람직하다.
상기 기준 신호 생성부는 상기 수신 데이터의 프리앰블을 상기 기준 클럭에 따라 매 클럭마다 쉬프트시켜 쉬프트된 n개의 신호들을 발생하는 복수의 쉬프트 레지스터들을 포함하는 쉬프트 레지스터부, 상기 쉬프트된 신호들 중 인접하는 신호들끼리 배타적 논리합을 계산하는 배타적 논리합 발생부 및 상기 배타적 논리합 발 생부의 출력신호들 중 n/2 번째 출력값을 중앙 천이 신호로 발생하고, 상기 중앙 천이 신호가 발생할 가능성이 있는 구간을 커버하도록 상기 배타적 논리합 신호들로부터 광대역 천이신호를 발생하는 천이신호 발생부를 포함한다.
상기 데이터 상태 검사부는 수신 예비 신호가 입력된 상태에서 상기 수신된 데이터의 프리앰블의 첫번째 펄스가 검출되면 휴지 상태에서 데이터 검사 상태로 천이시키는 리세트 신호를 발생한다.
상기 위상 제어부는 데이터 검사 상태 또는 데이터 온 상태에서 상기 데이터 패킷 수신용 클럭의 다운 에지에서 검출되는 상기 배타적 논리합에 대응하는 이진 신호를 매핑(mapping)하기 위한 매핑 테이블, 상기 매핑된 값들을 소정 갯수만큼 누적하여 그 평균값을 구하는 비교치 검출부, 및 상기 비교치와 상기 데이터 패킷 수신용 클럭의 위상을 비교하여 상기 제어 신호를 생성하는 제어신호 생성부를 포함한다.
본 발명에 따른 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 방법은 수신된 데이터 패킷의 프리앰블의 주파수보다 소정 배수 높은 크리스탈 주파수를 이용하여 데이터 패킷 수신용 클럭을 발생시키는 것이 바람직하다.
본 발명에 따른 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 방법은 기준 클럭에 동기하여 수신 데이터의 프리앰블로 부터 기준 신호들을 생성하는 기준 신호 생성 단계, 상기 기준 신호들로 부터 현재 데이터의 입력 상태를 판단하여 상태 신호를 발생하는 데이터 상태 판단 단계, 상기 기준 신호들 및 상기 상태 신호에 따라 데이터 패킷 수신용 클럭의 위상을 제어하기 위한 제어 신호를 발생하는 위상 제어 신호 발생 단계 및 상기 제어 신호 및 상기 상태 신호에 따라 상기 데이터 패킷 수신용 클럭을 생성하는 클럭 발생 단계를 포함한다.
상기 기준 신호 생성 단계는 상기 수신 데이터의 프리앰블을 상기 기준 클럭에 따라 매 클럭마다 쉬프트시켜 n개의 쉬프트된 신호들을 발생하는 단계, 상기 쉬프트된 신호들 중 인접하는 신호들끼리 배타적 논리합을 계산하는 배타적 논리합 발생 단계 및 상기 배타적 논리합 발생단계에서 얻어진 신호들 중 n/2번째 출력값을 중앙 천이 신호로 발생하고, 상기 발생단계에서 얻어진 신호들을 소정 수 만큼 논리합하여 상기 중앙 천이 신호를 포함하도록 광대역 천이신호를 발생하는 천이신호 발생단계를 포함한다.
상기 데이터 상태 판단 단계는 수신 예비 신호가 입력된 상태에서 상기 수신된 데이터의 프리앰블의 첫번째 펄스가 검출되면 휴지 상태에서 데이터 검사 상태로 천이시키는 리세트 신호를 발생한다.
상기 위상 제어 신호 발생 단계는 데이터 검사 상태 또는 데이터 온 상태인 경우 상기 데이터 패킷 수신용 클럭의 다운 에지에서 검출되는 상기 배타적 논리합에 대응하는 이진 신호를 매핑(mapping)하는 단계, 상기 매핑된 값들을 소정 갯수만큼 누적하여 그 평균값을 구하는 비교치 검출단계 및 상기 비교치와 상기 데이터 패킷 수신용 클럭의 위상을 비교하여 상기 제어 신호를 생성하는 제어신호 생성 단계를 포함한다.
이하에 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
일반적인 데이터 송수신 시스템에 사용되는 데이터는 패킷 구조를 사용한다. 데이터 패킷은 프리앰블, 동기 워드 및 트레일러로 구성된 액세스 코드, 헤더, 및 페이로드를 포함한다. 프리앰블은 수신측에서 프리앰블을 뒤따라오는 데이터를 래치할 수 있도록 규칙적인 펄스를 포함한다. 간헐 데이터 송수신이 이루어지는 시스템, 예를 들면 무선 통신 시스템에서는 데이터 패킷의 길이를 최적화하기 위하여 길이가 짧은 프리앰블을 사용한다. 본 발명의 간헐 데이터 수신용 클럭 발생 장치는 이처럼 짧은 프리앰블을 가진 데이터 패킷 수신용 클럭을 발생시키기 위하여 수신된 데이터 패킷의 프리앰블 주파수보다 소정 배수 높은 크리스탈 주파수를 이용하는데, 크리스탈 발진기는 도시되어 있지 않다.
도 2는 본 발명에 따른 데이터 패킷 수신용 클럭 발생 장치의 블럭도이며, 도 3은 도 2의 기준 신호 생성부의 상세 블럭도이고, 도 4는 도 2의 위상 제어부의 상세 블럭도이며, 도 5는 본 발명에 따른 데이터 패킷 수신용 클럭 발생 장치의 신호 처리 타이밍도이 고, 도 6은 본 발명에 따른 데이터 패킷 수신용 클럭 발생 장치의 상태별 전환 관계를 나타내는 스테이트 다이어그램이며, 도 7은 도 2의 데이터 상태 검사부에 내장된 XQn의 매핑 테이블이고, 도 8은 도 2의 위상 제어부의 동작 순서도이며, 도 9는 도 2의 가변 카운터의 입력 조건에 따른 동작 상태를 나타낸 도이고, 도 10은 본 발명에 따른 데이터 패킷 수신용 클럭 발생 장치의 상태별 발생 신호들의 상세 타이밍도이다.
도 2를 참조하면, 본 발명에 따른 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 장치는 글리치(glitch) 제거부(210), 기준 신호 생성부(220), 데이터 상태 검사부(240), 위상 제어부(260) 및 가변 카운터(280)를 포함한다. 글리 치 제거부(210)는 수신된 데이터(RX_DATA)를 정확하게 해석하기 위하여 전송 매질을 거치면서 데이터에 포함된 글리치를 제거한다.
기준 신호 생성부(220)는 기준 클럭(Ref_clock)에 동기하여 수신 데이터(RX_DATA)의 프리앰블로 부터 기준 신호들을 생성한다. 개시된 실시예에서 사용한 기준 클럭(Ref_clock)은 16MHz이다. 도 3을 참조하면, 기준 신호 생성부(220)는 쉬프트 레지스터부(222), 배타적 논리합 발생부(224) 및 천이 신호 발생부(226)를 포함한다. 쉬프트 레지스터부(222)는 수신 데이터(RX_DATA)의 프리앰블을 기준 클럭(Ref_clock)에 따라 매 클럭마다 쉬프트시켜 n개의 쉬프트된 신호들(Qn, 본 실시예에서 n은 1 내지 16)을 발생한다. 즉, Qn은 데이터 천이 후 n번째 클럭의 상승 에지에서 수신된 데이터(RX_DATA)와 같은 방향으로 천이된 신호이다. 배타적 논리합 발생부(224)는 쉬프트된 신호들(Qn) 중 인접하는 신호들끼리 배타적 논리합(XQn)을 계산한다. 즉, XQn은 Qn과 Q(n+1)의 배타적 논리합으로서, 데이터 천이 발생 후 n번째 클럭의 상승 에지에서 "하이"가 되고 (n+1)번째 상승 에지에서는 "로우"가 된다. 천이 신호 발생부(226)는 중앙 천이 신호(C_TR) 및 광대역 천이 신호(W_TR)를 발생한다. 중앙 천이 신호(C_TR)는 n/2번째 XQn이다. 즉, 본 발명의 실시예에서 중앙 천이 신호(C_TR)는 8번째 배타적 논리합 신호 XQ8이 된다. XQ8은 수신된 데이터(RX_DATA)를 복원하기 위한 데이터로서 후에 설명될 데이터 패킷 수신용 클럭(D_clock)과 동기되는 데이터 복원용 신호(D_data)가 된다. 광대역 천이 신호(W_TR)는 중앙 천이 신호(C_TR)가 나타날 가능성이 있는 구간을 커버하도록, 배타적 논리합 신호들(XQn)을 소정 수 만큼 논리합하여 얻어진다. 본 발명의 실시 예에서 광대역 천이 신호(W_TR)는 XQ6 내지 XQ10의 논리합이다. 그러나, 광대역 천이 신호(W_TR)는 본 실시예에 한정되지 않고 시스템 설계시 중앙 천이 신호(C_TR)가 나타날 가능성이 있는 구간을 커버하도록 설정될 수 있다. 이상 설명된 신호들은 간헐 데이터 수신 시스템의 데이터 수신용 클럭을 발생하기 위한 기준 신호들이다. 이들 신호 중 배타적 논리합 신호(XQn), 중앙 천이 신호(C_TR), 광대역 천이 신호(W_TR)는 데이터 상태 검사부(240)로 입력된다.
데이터 상태 검사부(240)는 기준 신호 생성부(220)에서 생성된 기준 신호들로 부터 현재 데이터의 입력 상태를 판단하여 상태 신호를 발생한다. 도 5의 a) 내지 d)는 데이터의 송신과 수신이 절환될 때 송수신 타이밍을 설명하기 위한 도면이다. 도 5의 a)는 데이터의 송수신 상태의 절환을 나타낸다. 도 5의 b)는 데이터의 송수신 상태에 따른 수신예비 신호(TXRX_SW)의 천이를 나타낸다. 도 5의 c)는 수신되는 비트열을 나타낸다. 도 5의 d)는 수신측의 데이터 상태를 나타낸다. 데이터 송신 상태에서는 수신측에 수신되는 비트열은 존재하지 않는다. 따라서, 데이터의 상태는 휴지 상태가 되고 이 때 데이터 패킷 수신용 클럭은 이전 상태를 유지한다. 그러나, 데이터 상태 검사부(240)는 수신 예비 신호(TXRX_SW)가 데이터의 송신 상태(TX)가 종료되는 시점보다 소정 시간 Δt 만큼 앞서 "하이"에서 "로우"로 떨어진다.
수신 예비 신호(TXRX_SW)가 입력된 상태(본 실시예에서는 수신 예비 신호가 "로우"인 상태)에서 수신된 데이터(RX_DATA)의 프리앰블의 첫번째 펄스가 검출되면 초기 리세트 신호(I_RESET)를 발생한다. 도 6을 참조하면, 초기 리세트 신호(I_RESET)가 검출되면, 상태 변수(STATE)는 휴지 상태(idle : 00)에서 데이터 검사 상태(Data_check : 01)로 천이되어, 데이터 패킷 수신용 클럭을 발생한다. 그러나, 데이터 검사 상태(Data_check)에서 광대역 천이 신호(W_TR)가 검출되지 않으면 상태변수(STATE)는 다시 휴지 상태(idle)로 돌아간다. 한편, 데이터 검사 상태(Data_check)에서 광대역 천이 신호(W_TR)가 "하이"인 동안 데이터 패킷 수신용 클럭(D_clock)의 하강 에지가 3 내지 4개가 발생하면 유효 데이터가 입력되는 것으로 판단하여 유효 데이터 신호(Valid_data)를 "하이" 상태로 만든다. 이 때, 상태 변수(STATE)는 데이터 검사 상태(01)에서 데이터 온 상태(10)가 된다. 데이터 온 상태에서 데이터 종료 신호(Data_End)가 입력되면 상태변수(STATE)는 데이터 온 상태(10)에서 휴지 상태(00)로 변경되고 데이터 패킷 수신용 클럭의 주파수 및 위상을 현재 상태로 고정한다.
위상 제어부(260)는 데이터 검사 상태 또는 데이터 온 상태에서 기준 신호들 및 상태 신호에 따라 데이터 패킷 수신용 클럭의 위상을 제어하기 위한 제어 신호를 발생한다. 가변 카운터(280)는 제어 신호 및 상태 신호에 따라 데이터 패킷 수신용 클럭(D_clock)을 생성한다. 도 4를 참조하면, 위상 제어부(260)는 매핑 테이블(262), 비교치 검출부(264) 및 제어신호 생성부(266)를 포함한다. 매핑 테이블(262)은 데이터 패킷 수신용 클럭(D_clock)의 다운 에지에서 검출되는 배타적 논리합에 대응하는 이진 신호를 매핑(mapping)하기 위한 것으로 도 7에 도시되어 있다. 비교치 검출부(264)는 매핑된 값들을 소정 갯수만큼 누적하여 그 평균값을 구한다. 즉, 데이터 패킷 수신용 클럭(D_clock)의 하강 에지에서 XQn을 계수화 하고, 계수화된 값들을 누적한다. 누적된 값들은 일정 주기로 평균값을 계산한다. 제어신호 생성부(266)는 계산된 평균값과 현재 발생되고 있는 데이터 패킷 수신용 클럭(D_clock)의 위상을 비교하여 리드(lead) 또는 래그(lag) 신호를 발생한다.
가변 카운터(280)는 도 7에 도시된 바와 같이 제어 신호 생성부(266)로 부터의 리드 또는 래그 신호에 따라 데이터 패킷 수신용 클럭의 위상을 조절한다. 그 동작을 자세히 살펴보면, 상태 변수(STATE)가 데이터 검사 상태 또는 데이터 온 상태를 나타내면 카운터 변수를 초기화한다. 제어 신호 생성부(266)로 부터 리드 신호가 입력되는 경우 데이터 패킷 수신용 클럭(D_clock)의 위상을 감소 시킨다(도 9의 2)리드 신호가 들어온 경우 참조). 그러나, 제어 신호 생성부(266)로 부터 래그 신호가 입력되는 경우에는 데이터 패킷 수신용 클럭(D_clock)의 위상을 증가시킨다(도 9의 3)참조). 또, 제어 신호 생성부(266)에서 위상 에러가 없는 것으로 판단되면 현재의 데이터 패킷 수신용 데이터 클럭(D-clock)의 위상을 그대로 유지시킨다(도 9의 4) 참조).
본 발명에 따른 데이터 패킷 수신용 클럭 발생 방법은 기준 신호 생성 단계, 데이터 상태 판단 단계, 제어 신호 발생 단계 및 클럭 발생 단계를 포함한다. 기준 신호 생성 단계에서는 기준 클럭(Ref_clock)에 동기하여 수신 데이터의 프리앰블로 부터 기준 신호들이 생성된다. 데이터 상태 판단 단계에서는 기준 신호들로 부터 현재 데이터의 입력 상태를 판단하여 상태 신호(STATE)를 발생한다. 위상 제어 신호 발생 단계는 기준 신호들 및 상태 신호(STATE)에 따라 데이터 패킷 수신용 클럭(D_clock)의 위상을 제어하기 위한 제어 신호를 발생한다. 클럭 발생 단계는 제어 신호 및 상태 신호에 따라 데이터 패킷 수신용 클럭(D_clock)을 생성한다.
기준 신호 생성 단계는 쉬프트 신호 발생 단계, 배타적 논리합 발생 단계 및 천이 신호 발생 단계를 포함한다. 쉬프트 신호 발생 단계에서는 수신 데이터(Rx_DATA)의 프리앰블을 기준 클럭(Ref_clock)에 따라 매 클럭마다 쉬프트시켜 n개의 쉬프트된 신호(Qn: 여기서 n은 1 내지 16까지의 정수)들이 발생된다. 배타적 논리합 발생 단계에서는 쉬프트된 신호들 중 인접하는 신호들끼리 배타적 논리합이 계산된다. 천이 신호 발생 단계에서는 배타적 논리합 발생 단계에서 발생된 신호들(XQn) 중 n/2번째의 신호를 중앙 천이 신호(C_TR)로 발생하고, 중앙 천이 신호(C_TR)가 발생할 가능성이 있는 구간을 커버하도록 상기 배타적 논리합 신호들(XQn)로 부터 광대역 천이신호(W_TR)가 발생된다.
데이터 상태 판단 단계는 수신 예비 신호(TXRX_SW)가 "로우"이고, 수신된 데이터(RX_DATA)의 프리앰블의 첫번째 펄스가 검출되면 휴지 상태(idle)에서 데이터 검사 상태(data_check)로 천이시키기 위한 리세트 신호(I_RESET)를 발생한다.
위상 제어 신호 발생 단계는 매핑 단계, 비교치 검출 단계 및 제어 신호 생성 단계를 포함한다. 매핑 단계에서는 데이터 패킷 수신용 클럭(D_clock)의 하강 에지에서 검출되는 배타적 논리합(XQn)에 대응하는 이진 신호를 매핑(mapping)하여 계수화 한다. 비교치 검출 단계에서는 매핑된 값들을 소정 갯수만큼 누적하여 그 평균값을 비교치로 구한다. 제어신호 생성 단계에서는 비교치와 상기 데이터 패킷 수신용 클럭(D-clock)의 위상을 비교하여 제어 신호를 생성한다.
본 발명의 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 장치 및 방법에 따르면 첫번째, 휴지 상태와 데이터 수신 상태가 불규칙적으로 반복되더라도 정확한 데이터 패킷 수신용 클럭을 발생시킬 수 있다.
두번째, 본 발명의 데이터 패킷 수신용 클럭 발생 장치 및 방법은 휴지 기간이 길고 데이터 패킷의 프리앰블 구간이 짧더라도 정확한 클럭을 발생시킬 수 있다.
세번째, 본 발명의 데이터 패킷 수신용 클럭 발생 장치 및 방법은 아날로그 회로를 포함하고 있지 않기 때문에 단일칩화가 용이하다.
이상에서는 본 발명의 특정의 바람직한 실시예에 대하여 도시하고 또한 설명하였다. 그러나, 본 발명은 상술한 실시예에 한정되지 아니하며, 특허청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능할 것이다.

Claims (10)

  1. 기준 클럭에 동기하여 수신 데이터의 프리앰블로 부터 기준 신호들을 생성하는 기준 신호 생성부;
    상기 기준 신호들로 부터 현재 데이터의 입력 상태를 판단하여 상태 신호를 발생하는 데이터 상태 검사부;
    상기 기준 신호들 및 상기 상태 신호에 따라 데이터 패킷 수신용 클럭의 위상을 제어하기 위한 제어 신호를 발생하는 위상 제어부; 및
    상기 제어 신호 및 상기 상태 신호에 따라 데이터 패킷 수신용 클럭을 생성하는 가변 카운터;를 포함하는 것을 특징으로 하는 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 장치.
  2. 제 1 항에 있어서, 상기 기준 클럭은 크리스탈 발지기로 부터 출력된 신호인 것을 특징으로 하는 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 장치.
  3. 제 1 항에 있어서, 상기 기준 신호 생성부는:
    상기 수신 데이터의 프리앰블을 상기 기준 클럭에 따라 매 클럭마다 쉬프트시켜 쉬프트된 신호들을 발생하는 n개의 쉬프트 레지스터를 포함하는 쉬프트 레지스터부;
    상기 쉬프트된 신호들 중 인접하는 신호들끼리 배타적 논리합을 계산하는 배타적 논리합 발생부; 및
    상기 배타적 논리합 발생부의 출력 신호들 중 n/2번째 출력신호를 중앙 천이 신호로 발생하고, 상기 중앙 천이 신호가 발생할 가능성이 있는 구간을 커버하도록 상기 배타적 논리합 신호들로부터 광대역 천이신호를 발생하는 천이신호 발생부;를 포함하는 것을 특징으로 하는 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 장치.
  4. 제 3 항에 있어서, 상기 데이터 상태 검사부는
    수신 예비 신호가 입력된 상태에서 상기 수신된 데이터의 프리앰블의 첫번째 펄스가 검출되면 휴지 상태에서 데이터 검사 상태로 천이시키는 리세트 신호를 발생하는 것을 특징으로 하는 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 장치.
  5. 제 4항에 있어서, 상기 위상 제어부는
    상기 데이터 검사 상태 또는 데이터 온 상태에서 상기 데이터 패킷 수신용 클럭의 다운 에지에서 검출되는 상기 배타적 논리합에 대응하는 이진 신호를 매핑(mapping)하기 위한 매핑 테이블;
    상기 매핑된 값들을 소정 갯수만큼 누적하여 그 평균값을 구하는 비교치 검출부; 및
    상기 비교치와 상기 데이터 패킷 수신용 클럭의 위상을 비교하여 상기 제어 신호를 생성하는 제어신호 생성부;를 포함하는 것을 특징으로 하는 간헐 데이터 수신 시스템의 패킷 수신용 클럭 발생 장치.
  6. 수신된 데이터 패킷의 프리앰블의 주파수보다 소정 배수 높은 크리스탈 주파수를 이용하여 데이터 패킷 수신용 클럭을 발생시키는 것을 특징으로 하는 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 방법.
  7. 기준 클럭에 동기하여 수신 데이터의 프리앰블로 부터 기준 신호들을 생성하는 기준 신호 생성 단계;
    상기 기준 신호들로 부터 현재 데이터의 입력 상태를 판단하여 상태 신호를 발생하는 데이터 상태 판단 단계;
    상기 기준 신호들 및 상기 상태 신호에 따라 데이터 패킷 수신용 클럭의 위상을 제어하기 위한 제어 신호를 발생하는 위상 제어 신호 발생 단계; 및
    상기 제어 신호 및 상기 상태 신호에 따라 상기 데이터 패킷 수신용 클럭을 생성하는 클럭 발생 단계;를 포함하는 것을 특징으로 하는 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 방법.
  8. 제 7 항에 있어서, 상기 기준 신호 생성 단계는
    상기 수신 데이터의 프리앰블을 상기 기준 클럭에 따라 매 클럭마다 쉬프트시켜 n개의 쉬프트된 신호들을 발생하는 단계;
    상기 쉬프트된 신호들 중 인접하는 신호들끼리 배타적 논리합을 계산하는 배타적 논리합 발생 단계; 및
    상기 배타적 논리합 발생부로 부터 출력된 신호들 중 n/2번째 출력신호를 중앙 천이 신호로 발생하고, 상기 중앙 천이 신호가 발생할 가능성이 있는 구간을 커버하도록 상기 배타적 논리합 신호들로 부터 광대역 천이신호를 발생하는 천이신호 발생단계;를 포함하는 것을 특징으로 하는 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 방법.
  9. 제 8항에 있어서, 상기 데이터 상태 판단 단계는
    수신 예비 신호가 입력된 상태에서 상기 수신된 데이터의 프리앰블의 첫번째 펄스가 검출되면 휴지 상태에서 데이터 검사 상태로 천이시키는 리세트 신호를 발생하는 것을 특징으로 하는 간헐 데이터 수신 시스템의 데이터 패킷 수신용 클럭 발생 방법.
  10. 제 9 항에 있어서, 상기 위상 제어 신호 발생 단계는
    상기 데이터 검사 상태 또는 데이터 온 상태인 경우 상기 데이터 패킷 수신용 클럭의 다운 에지에서 검출되는 상기 배타적 논리합에 대응하는 이진 신호를 매핑(mapping)하는 단계;
    상기 매핑된 값들을 소정 갯수만큼 누적하여 그 평균값을 구하는 비교치 검출단계; 및
    상기 비교치와 상기 데이터 패킷 수신용 클럭의 위상을 비교하여 상기 제어 신호를 생성하는 제어신호 생성 단계;를 포함하는 것을 특징으로 하는 간헐 데이터 수신 시스템의 패킷 수신용 클럭 발생 방법.
KR1020000058066A 2000-10-04 2000-10-04 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법 KR100629519B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000058066A KR100629519B1 (ko) 2000-10-04 2000-10-04 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000058066A KR100629519B1 (ko) 2000-10-04 2000-10-04 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20020026964A KR20020026964A (ko) 2002-04-13
KR100629519B1 true KR100629519B1 (ko) 2006-09-28

Family

ID=19691624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000058066A KR100629519B1 (ko) 2000-10-04 2000-10-04 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100629519B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040052921A (ko) 2004-05-17 2004-06-23 김기천 분산 트래픽 제어를 위한 클록 동기화 장치
KR100654599B1 (ko) * 2005-08-10 2006-12-08 (주) 기산텔레콤 통신시스템의 수신 클럭 복원장치

Also Published As

Publication number Publication date
KR20020026964A (ko) 2002-04-13

Similar Documents

Publication Publication Date Title
US7453958B2 (en) Method and device for extracting a clock frequency underlying a data stream
EP1962426B1 (en) Clock data recovery with selectable phase control
US5917850A (en) Spread spectrum receiving apparatus
US6819153B2 (en) Semiconductor device for clock signals synchronization accuracy
US9966994B2 (en) Apparatus and methods for burst mode clock and data recovery for high speed serial communication links
KR101107849B1 (ko) 클록 및 데이터 복구 방법과 장치
US6970521B2 (en) Circuit and system for extracting data
JPH0150150B2 (ko)
KR100400043B1 (ko) 데이터 복원 회로 및 방법
US6998889B2 (en) Circuit, apparatus and method for obtaining a lock state value
US6421404B1 (en) Phase-difference detector and clock-recovery circuit using the same
US20070159221A1 (en) System and method for clock signal synchronization
US6891402B2 (en) Clock's out-of-synchronism state detection circuit and optical receiving device using the same
KR100629519B1 (ko) 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법
US6728649B2 (en) Method and apparatus for removing digital glitches
JP2848800B2 (ja) シリアルデジタル信号の標本化方法
US5903593A (en) Spread spectrum signal receiver
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases
US20070069927A1 (en) Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream
US7113562B1 (en) Method and apparatus for receiving data based on tracking zero crossings
US7580496B2 (en) Device for receiving series data
EP1385307B1 (en) Method and apparatus for synchronising multiple serial datastreams in parallel
EP1386441B1 (en) Receiver with recovery circuit using oversampling and majority decision
JP4612235B2 (ja) 非同期検出回路
US6859912B2 (en) Method and circuit arrangement for clock recovery

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee