CN102122956B - 相位选择器与相位选择方法以及时钟脉冲数据恢复电路 - Google Patents
相位选择器与相位选择方法以及时钟脉冲数据恢复电路 Download PDFInfo
- Publication number
- CN102122956B CN102122956B CN2011100253143A CN201110025314A CN102122956B CN 102122956 B CN102122956 B CN 102122956B CN 2011100253143 A CN2011100253143 A CN 2011100253143A CN 201110025314 A CN201110025314 A CN 201110025314A CN 102122956 B CN102122956 B CN 102122956B
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- zone
- phase place
- oversampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title 1
- 238000001514 detection method Methods 0.000 claims abstract description 98
- 230000014509 gene expression Effects 0.000 claims description 74
- 230000007704 transition Effects 0.000 claims description 60
- 230000003442 weekly effect Effects 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010187 selection method Methods 0.000 abstract 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 20
- 238000009825 accumulation Methods 0.000 description 18
- 230000005540 biological transmission Effects 0.000 description 6
- 230000003446 memory effect Effects 0.000 description 5
- 230000001186 cumulative effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开一种相位选择器、相位选择方法以及时钟脉冲数据恢复电路。该相位选择器适用于一时钟脉冲与数据恢复电路,该相位选择器包含一比较模块、一加权电路,以及一相位预测器。比较模块比较相位检测信号与前周期的相位选择信号,以产生误差信号。加权电路依据误差信号与加权参数,以计算加权误差信号。相位预测器比较加权误差信号与预定临界值,以产生对应于本周期的相位选择信号。当时钟脉冲与数据恢复电路所接收的输入数据流发生小扰动时,该相位选择器可快速锁定相位,以产生正确的相位选择信号;当时钟脉冲与数据恢复电路所接收的输入数据流发生大扰动时,该相位选择器可输出稳定的相位选择信号。
Description
技术领域
本发明涉及一种相位选择器,更明确地说,有关于一种容忍扰动且适用于时钟脉冲与数据恢复电路的相位选择器。
背景技术
一般而言,在序列传输端口中,传送端将时钟脉冲信号与数据混合在一起成为输入数据流(data stream)传送至接收端。因此,在接收端需设计一时钟脉冲与数据恢复电路,以从输入数据流(data stream)还原出传送端的时钟脉冲信号的信息,并依据所得到时钟脉冲信号的相位,以取样该输入数据流,来得到该输入数据流实际上所传送的数据。
请参考图1与图2。图1与图2为说明现有技术的时钟脉冲与数据恢复电路100的示意图。如图1所示,时钟脉冲与数据恢复电路100包含一超取样(over-sampling)电路110、一相位检测模块120、一相位选择器130,以及一后端处理模块140。超取样电路110超取样一输入数据流DSIN,以产生一超取样信号SOS。相位检测模块120包含一转态检测电路121以及一相位检测电路122。转态检测电路121检测超取样信号SOS的转态(transition),以产生一转态信号STR。相位检测电路122依据转态信号STR,以产生相位检测信号SPD。相位选择器130依据相位检测信号SPD,以产生一相位选择信号SPH。后端处理模块140依据相位选择信号SPH,以选择适当的超取样信号SOS作为输出数据信号SDOUT。
更进一步地说,如图2所示,设超取样电路110以五倍频的方式超取样输入数据流DSIN。也就是说,在每个周期(如周期T1~T3)内,超取样电路110皆在超取样时机P0~P4超取样输入数据流DSIN,而得到超取样讯号SOS。其中超取样时机P0~P4之间可分为区域R0~R4。转态检测电路121实际上可以异或(XOR)电路实施。因此,当超取样信号SOS从逻辑“0”变成逻辑“1”或是从逻辑“1”变成逻辑“0”时,转态检测电路121即产生表示逻辑“1”的转态信号STR。换句话说,当转态信号STR表示逻辑“1”时,表示输入数据流DSIN在转态信号STR所对应的区域发生转态。相位检测电路122检测表示逻辑“1”的转态信号STR,可得到输入数据流DSIN发生转态的区域。如此,相位检测电路122可输出相位检测信号SPD来表示输入数据流DSI的转态区域。举例而言,在图2中,在周期T1内,输入数据流DSIN在区域R1内产生上升沿(rising edge),因此相位检测电路122输出表示区域“R1”的相位检测信号SPD;在周期T2内,输入数据流DSIN在区域R1内产生下降沿(falling edge),因此相位检测电路122输出表示区域“R1”的相位检测信号SPD;在周期T3内,输入数据流DSIN在区域R0内产生上升沿,因此相位检测电路122输出表示区域“R0”的相位检测信号SPD。相位选择器130依据转态信号STR可得到每个周期内输入数据流DSIN的转态区域(举例而言,在周期T1内转态区域为R1)。相位选择器130依据每个周期的转态区域可累积各区域所对应的累积转态数目NR0~NR4,且相位选择器130依据具有最大值的累积转态数目以产生相位选择信号SPH。举例而言,周期T1的转态区域为R1,因此在周期T1时,相位选择器130的累积转态数目NR1等于1,其他的累积转态数目为0,此时累积转态数目NR1具有最大值,因此相位选择器130产生表示区域“R1”的相位选择信号SPH;周期T2的转态区域也为R1,因此在周期T2时,相位选择器130的累积转态数目NR1累计成为2,其他的累积转态数目为0,此时累积转态数目NR1仍具有最大值,因此相位选择器130仍产生表示区域“R1”的相位选择信号SPH;周期T3的转态区域为R0,因此在周期T3时,相位选择器130的累积转态数目NR1仍为2,累积转态数目NR1变为1,其他的累积转态数目则仍保持为0。虽然在周期T3时,转态区域为R0,然而由于累积转态数目NR1仍具有最大值,因此相位选择器130仍产生表示区域“R1”的相位选择信号SPH。后端处理模块140依据相位信号SPH,可判断时钟脉冲信号发生转态的区域。因此后端处理模块140可据以选择适当的超取样信号SOS作为输出数据信号SDOUT。举例而言,在周期T1时,后端处理模块140可依据转态区域R1,判断超取样时机P4对应于输入数据流DSIN的稳态(因为超取样时机P4大约位于周期T1的区域R1与周期T2的区域R1的中间)。因此,后端处理模块140选择超取样时机P4所对应的超取样信号SOS作为输出数据信号SDOUT。
然而,在现有技术的相位选择器130中,假设传送端的时钟脉冲信号的转态边沿在初始时皆发生在区域R1,也就是说区域R1所对应的累积转态数目NR1已经累积一段时间,而使得累积转态数目NR1远大于区域R0与R2所对应的累积转态数目NR0与NR2。此时,若输入数据流DSIN发生小扰动(jitter)(举例而言,传送端的时钟脉冲信号的转态边沿所发生的区域从R1变成R0),由于累积转态数目NR1的值仍大于累积转态数目NR0与NR2(也就是说,现有技术的相位选择器130的记忆效应),因此时钟脉冲与数据恢复电路100仍会依据具有最大累积转态数目NR1,输出表示区域“R1”的相位选择信号SPH。如此,后端处理模块140可能会选择不正确的超取样信号SOS作为输出数据信号SDOUT。此外,假设累积转态数目NR0与NR1的数值大约相等,此时若输入数据流DSIN发生大扰动(举例而言,传送端的时钟脉冲信号的转态边沿所发生的区域持续地在区域R0与R1之间切换),由于最大累积数目持续地在NR0与NR1之间切换,因此时钟脉冲与数据恢复电路100持续地选择不同的超取样时机(如P3与P4)的超取样信号SOS作为输出数据信号SDOUT。如此会造成系统不稳定,带给使用者很大的不便。
发明内容
本发明提供一种可容忍扰动的相位选择器,适用于一时钟脉冲数据恢复电路(clock data recovery circuit),该时钟脉冲数据恢复电路具有一超取样电路、一相位检测模块与一后端处理模块,该超取样电路在每周期超取样一输入数据流,以产生M个超取样信号,该相位检测模块用来检测该M个超取样信号,以判断该输入数据流于每周期的转态区域,并据以产生一相位检测信号,该相位选择器用来依据该相位检测信号,以产生一相位选择信号,该后端处理模块用来依据该相位选择信号,以从该M个超取样信号选择其中之一作为一输出数据信号,该相位选择器包含一比较模块、一加权电路,以及一相位预测器。该比较模块用来比较该相位检测模块所产生的该相位检测信号与对应于前一周期的相位选择信号,并比较对应于现有N个周期的相位检测信号与对应于前一周期的相位选择信号,以产生(N+1)个误差信号。该加权电路用来依据该(N+1)个误差信号与(N+1)个加权参数,以计算一加权误差信号。该相位预测器用来比较该加权误差信号、一第一预定临界值与一第二预定临界值,以产生一相位调整信号,并依据该相位调整信号与对应于前一周期的相位选择信号,以产生该相位选择信号。M、N分别表示正整数。
本发明另提供一种可容忍扰动的相位选择方法,适用于一时钟脉冲数据恢复电路(clock data recovery circuit),该时钟脉冲数据恢复电路具有一超取样电路、一相位检测模块与一后端处理模块,该超取样电路在每周期超取样一输入数据流,以产生M个超取样信号,该相位检测模块用来检测该M个超取样信号,以判断该输入数据流于每周期的转态区域,并据以产生一相位检测信号,该相位选择方法用来依据该相位检测信号,以产生一相位选择信号,该后端处理模块用来依据该相位选择信号,以从该M个超取样信号选择其中之一作为一输出数据信号,该相位选择方法包含比较该相位检测模块所产生的该相位检测信号与对应于前一周期的相位选择信号,并比较对应于现有N个周期的相位检测信号与对应于前一周期的相位选择信号,以产生(N+1)个误差信号、依据该(N+1)个误差信号与(N+1)个加权参数,以计算一加权误差信号、比较该加权误差信号、一第一预定临界值与一第二预定临界值,以产生一相位调整信号,以及依据该相位调整信号与对应于前一周期的相位选择信号,以产生该相位选择信号。M、N分别表示正整数。
本发明另提供一种时钟脉冲数据恢复电路,包含一超取样电路,在每周期超取样一输入数据流,以产生M个超取样信号;一相位检测模块,用来检测该M个超取样信号,以判断该输入数据流于每周期的转态区域,并据以产生一相位检测信号;一根据权利要求1所述的相位选择器,用来依据该相位检测信号,以产生一相位选择信号;以及一后端处理模块,该后端处理模块用来依据该相位选择信号,以从该M个超取样信号选择其中之一作为一输出数据信号。
本发明的有益效果在于,在本发明的相位选择器中,比较模块比较相位检测信号与前周期的相位选择信号,以产生误差信号。加权电路依据误差信号与加权参数,以计算加权误差信号。相位预测器比较加权误差信号与预定临界值,以产生对应于本周期的相位选择信号。当时钟脉冲数据恢复电路所接受的输入数据流发生小扰动时,本发明的相位选择器可快速锁定相位,以产生较正确的相位选择信号SPH,来时钟脉冲数据恢复电路的后端处理模块选择正确的超取样信号作为输出数据信号。当时钟脉冲数据恢复电路所接受的输入数据流发生大扰动时,本发明的相位选择器可输出稳定的相位选择信号,以使时钟脉冲数据恢复电路的后端处理模块可稳定地选择超取样信号作为输出数据信号。此外,藉由适当地设计预定临界值、加权参数,以及比较模块的阶数,可调整本发明的相位选择器对输入数据流发生大扰动时的敏感度,以及本发明的相位选择器的记忆效应,以符合实际上应用的需求,带给使用者更大的便利。
附图说明
图1与图2为说明现有技术的时钟脉冲与数据恢复电路的示意图;
图3为说明本发明的相位选择器示意图;
图4为说明本发明的比较模块、加权电路与相位预测器的示意图;
图5为举例说明本发明的相位选择器的内部信号的示意图;
图6为说明当输入数据流发生小扰动时,本发明的相位选择器可快速锁定相位的示意图;
图7为说明当输入数据流发生大扰动时,本发明的相位选择器可产生稳定的相位选择信号的示意图;
图8为说明本发明的相位选择器的另一实施例示意图;
图9为举例说明图8的相位选择器的内部信号的示意图。
图10为说明本发明的后端处理模块的示意图。
其中,附图标记
100、300时钟脉冲与数据恢复电路 110、310超取样电路
120、320相位检测模块 121、321转态检测电路
122、322相位检测电路 130、330、830相位选择器
331、831比较模块 332加权电路
333相位预测器 3331相位调整电路
3332相位输出电路 140、340后端处理模块
341选择电路 342后端处理电路
CMP1~CMP3比较单元 DSIN输入数据流
P0~P4超取样时机 R0~R4区域
REG1~REG2移位寄存单元 SDOUT输出数据信号
SER、SER1~~SER3误差信号 SOS超取样信号
SPA 相位调整信号 SPD 相位检测信号
SPH 相位选择信号 STR 转态信号
SWER 加权误差信号 T1~T8 周期
W1~W3 加权参数
具体实施方式
请参考图3。图3为说明本发明的可容忍扰动的相位选择器330示意图。相位选择器330应用于一时钟脉冲与数据恢复电路300,其中超取样电路310、相位检测模块320、转态检测电路321、相位检测电路322、后端处理模块340的结构以及工作原理分别与超取样电路110、相位检测模块120、转态检测电路121、相位检测电路122、后端处理模块140类似,故不再赘述。相位选择电路330包含一比较模块331、一加权电路332,以及一相位预测器333。比较模块331比较相位检测信号SPD与相位选择信号SPH,以产生误差信号SER。加权电路332依据误差信号SER与加权参数W,以产生加权误差信号SWER。相位预测器333依据加权误差信号SWER,以调整相位选择信号SPH。
请参考图4。图4为更进一步说明本发明的比较模块331、加权电路332与相位预测器333的示意图。比较模块331包含一移位寄存单元REG1、比较单元CMP1~CMP2。移位寄存单元REG1用来寄存与移位相位检测信号SPD。举例而言,在周期T1时,当移位寄存单元REG1接收到表示区域“R0”的相位检测信号SPD1,移位寄存单元REG1寄存表示区域“R0”的相位检测信号SPD1。在周期T2时,移位寄存单元REG1接收到表示区域“R1”的相位检测信号SPD2。此时移位寄存单元REG1将所寄存的相位检测信号SPD(表示区域“R0”的相位检测信号SPD1)输出至比较单元CMP2,且移位寄存单元REG1寄存表示区域“R1”的相位检测信号SPD2。也就是说,当移位寄存单元REG1接收对应于周期TX的相位检测信号SPDX时,移位寄存单元REG1会输出其所寄存的相位检测信号SPD(对应于周期T(X-1)的相位检测信号SPD(X-1))至比较单元CMP2,且移位寄存单元REG1寄存目前所接收到的相位检测信号SPD(相位检测信号SPDX)。比较单元CMP1用来比较相位检测模块320所产生的相位检测信号SPD与相位选择信号SPH,以产生误差信号SER1。举例而言,设相位检测模块320所产生的相位检测信号SPD表示区域“R1”,当相位选择信号SPH表示区域“R0”时,比较单元CMP1所产生的误差信号SER1的值为-1;当相位选择信号SPH表示区域“R2”时,比较单元CMP1所产生的误差信号SER1的值为1。也就是说,比较单元CMP1依据相位检测信号SPD与相位选择信号SPH所表示的区域的差别,以产生误差信号SER1。比较单元CMP2用来比较移位寄存单元REG1所输出的相位检测信号SPD与相位选择信号SPH,以产生误差信号SER2。同理,比较单元CMP2依据相位检测信号SPD与相位选择信号SPH所表示的区域的差别,以产生误差信号SER2。举例而言,设移位寄存单元REG1所输出的相位检测信号SPD表示区域“R1”,当相位选择信号SPH表示区域“R0”时,比较单元CMP2所产生的误差信号SER2的值为-1;当相位选择信号SPH表示区域“R2”时,比较单元CMP2所产生的误差信号SER2的值为1。当加权电路332接收到误差信号SER1及SER2时,加权电路332依据下式可计算出加权误差信号SWER:
SWER=(SER1×W1)+(SER2×W2)...(1);
其中W1与W2分别为对应误差信号SER1及SER2的加权参数。相位预测器333包含一相位调整电路3331与一相位输出电路3332。相位调整电路3331比较加权误差信号SWER、预定临界值THU与THD,以产生相位调整信号SPA。举例而言,预定临界值THU等于2,预定临界值THD等于-2。当加权误差信号SWER小于预定临界值THD时,相位调整电路3331所产生的相位调整信号SPA表示“右移”;当加权误差信号SWER大于预定临界值THU时,相位调整电路3331所产生的相位调整信号SPA表示“左移”;当加权误差信号SWER介于预定临界值THU与THD之间时,相位调整电路3331所产生的相位调整信号SPA表示“不变”。相位输出电路3332依据相位调整信号SP与前一周期的相位选择信号SPH,以产生相位选择信号SPH。举例而言,设在周期T1时,相位输出电路3332直接依据表示区域“R1”的相位检测信号SPD,以产生表示区域“R1”的相位选择信号SPH。于周期T2,若相位输出电路3332所接收的相位调整信号SPA表示“右移”,则此时相位输出电路3332将所产生的相位选择信号SPH从表示区域“R1”调整为表示区域“R2”;若相位输出电路3332所接收的相位调整信号SPA表示“左移”,则此时相位输出电路3332将所产生的相位选择信号SPH从表示区域“R1”调整为表示区域“R0”;若相位输出电路3332所接收的相位调整信号SPA表示“不变”,则此时相位输出电路3332不需调整相位选择信号SPH,相位选择信号SPH仍表示区域“R1”。
请参考图5。图5为举例说明本发明的相位选择器330的内部信号的示意图。设加权参数W1等于2,加权参数W2等于1,预定临界值THU与THD分别为2与-2。如图5所示,在周期T1时,相位检测信号SPD表示区域“R1”,此时相位输出电路3332依据表示相位检测信号SPD,以产生表示区域“R1”的相位选择信号SPH。在周期T2时,相位检测信号SPD表示区域“R1”。比较单元CMP1比较周期T1的相位选择信号SPH(表示区域“R1”)与周期T2的相位检测信号SPD(表示区域“R1”),产生值为0的误差信号SER1。比较单元CMP2比较周期T1的相位选择信号SPH(表示区域“R1”)与周期T1的相位检测信号SPD(表示区域“R1”),产生值为0的误差信号SER2。加权电路332依据式(1)可计算出加权误差信号SWER等于0。由于加权误差信号SWER介于预定临界值THU与THD之间,因此相位调整电路3331产生表示“不变”的相位调整信号SPA。如此,相位输出电路3332不需调整相位选择信号SPH,因此在周期T2时,相位选择信号SPH仍表示区域“R1”。在周期T3时,相位检测信号SPD表示区域“R2”。比较单元CMP1比较周期T2的相位选择信号SPH(表示区域“R1”)与周期T3的相位检测信号SPD(表示区域“R2”),产生值为-1的误差信号SER1。比较单元CMP2比较周期T2的相位选择信号SPH(表示区域“R1”)与周期T2的相位检测信号SPD(表示区域“R1”),产生值为0的误差信号SER2。加权电路332依据式(1)可计算出加权误差信号SWER等于-2。由于加权误差信号SWER介于预定临界值THU与THD之间,因此相位调整电路3331产生表示“不变”的相位调整信号SPA。如此,相位输出电路3332不需调整相位选择信号SPH,因此在周期T3时,相位选择信号SPH仍表示区域“R1”。在周期T4时,相位检测信号SPD表示区域“R2”。比较单元CMP1比较周期T3的相位选择信号SPH(表示区域“R1”)与周期T4的相位检测信号SPD(表示区域“R2”),产生值为-1的误差信号SER1。比较单元CMP2比较周期T3的相位选择信号SPH(表示区域“R1”)与周期T3的相位检测信号SPD(表示区域“R2”),产生值为-1的误差信号SER2。加权电路332依据式(1)可计算出加权误差信号SWER等于-3。由于加权误差信号SWER小于预定临界值THD,因此相位调整电路3331产生表示“右移”的相位调整信号SPA。如此,相位输出电路3332依据表示“右移”相位调整信号SPA,以调整相位选择信号SPH表示区域“R2”。利用上述说明的方式可类推于周期T5与T6时相位选择器330的内部信号,故不再赘述。
请参考图6。图6为说明当输入数据流DSIN(相位检测信号SPD)发生小扰动时,本发明的相位选择器330可快速锁定相位的示意图。如图6所示,在周期T1~T4,相位检测信号SPD皆表示区域“R1”,因此相位选择器330于周期T1~T4所产生的相位选择信号SPH也皆表示区域“R1”。在周期T5~T6时,由于输入数据流DSIN发生小扰动,因此相位检测信号SPD切换为表示区域“R2”。此时,本发明的相位选择器330在周期T6时,会产生表示区域“R2”的相位选择信号SPH。比较本发明的相位选择器330与现有技术的相位选择器130,现有技术的相位选择器130由于依据具有最大累积转态数目NR1(经过周期T1~T6,累积转态数目NR1等于4,累积转态数目NR2等于2),因此现有技术的相位选择器130在图6的情况下仍会在周期T6时产生表示区域“R1”的相位选择信号SPH,造成后端处理模块140选择不正确的超取样信号SOS作为输出数据信号SDOUT。然而,本发明的相位选择器330可于周期T6时产生表示区域“R2”的相位选择信号SPH。换句话说,本发明的相位选择器330仅考虑本周期与上一周期的相位检测信号SPD,因此本发明的相位选择器33相较于现有技术的相位选择器130具有较少的记忆效应。如此可使本发明的相位选择器330在输入数据流DSIN(相位检测信号SPD)发生小扰动时快速锁定相位,产生较正确的相位选择信号SPH,以使得后端处理模块340可选择正确的超取样信号SOS作为输出数据信号SDOUT。
请参考图7。图7为说明当输入数据流DSIN(相位检测信号SPD)发生大扰动时,本发明的相位选择器330仍可产生稳定的相位选择信号SPH的示意图。如图7所示,在周期T1~T4,相位检测信号SPD从表示区域“R1”切换为表示区域“R2”,因此在周期T4时,相位选择器330产生表示区域“R2”的相位选择信号SPH。在周期T5~T8,由于输入数据流DSIN发生大扰动,因此相位检测信号SPD持续地于表示区域“R1”与表示区域“R2”之间切换。此时,本发明的相位选择器330在周期T5~T8时,仍会稳定地产生表示区域“R1”的相位选择信号SPH。比较本发明的相位选择器330与现有技术的相位选择器130,由于现有技术的相位选择器130的最大累积转态数目会于NR1与NR2之间切换,因此现有技术的相位选择器130在图7的情况下所产生的相位选择信号SPH会在表示区域“R1”与表示区域“R2”切换,造成后端处理模块140持续地选择不同的超取样时机的超取样信号SOS作为输出数据信号SDOUT。而使系统不稳定。然而在本发明中,通过适当地设计预定临界值THU与THD,以及加权参数W,可降低相位选择器330对输入数据流DSIN(相位检测信号SPD)发生大扰动时的敏感度,而使得相位选择器330于输入数据流DSIN(相位检测信号SPD)发生大扰动时仍可输出稳定的相位选择信号SPH,以使后端处理模块340可稳定地选择超取样信号SOS作为输出数据信号SDOUT。
请参考图8。图8为说明本发明的相位选择器的另一实施例830的示意图。相较于图4所示的相位选择器330,相位选择器830的比较模块831包含移位寄存单元REG1与REG2,以及比较单元CMP1~CMP3。移位寄存单元REG1与REG2皆是用来寄存与移位相位检测信号SPD。比较单元CMP1~CMP3分别比较相位检测信号SPD与相位选择信号SPH,以产生误差信号SER1~SER3。举例而言,于周期T1时,当移位寄存单元REG1接收到表示区域“R0”的相位检测信号S PD1,移位寄存单元REG1寄存表示区域“R0”的相位检测信号SPD1。于周期T2时,移位寄存单元REG1接收到表示区域“R1”的相位检测信号SPD2。此时移位寄存单元REG1将所寄存的相位检测信号SPD(表示区域“R0”的相位检测信号SPD1)输出至移位寄存单元REG2。因此移位寄存单元REG1寄存表示区域“R1”的相位检测信号SPD2,而移位寄存单元REG2寄存表示区域“R0”的相位检测信号SPD1。在周期T3时,移位寄存单元REG1接收到表示区域“R2”的相位检测信号SPD3。此时,移位寄存单元REG1输出表示区域“R1”的相位检测信号SPD2,移位寄存单元REG2输出表示区域“R0”的相位检测信号SPD1。因此,比较单元CMP1依据相位选择信号SPH与表示区域“R2”的相位检测信号SPD3,以产生误差信号SER1,比较单元CMP2依据相位选择信号SPH与表示区域“R1”的相位检测信号SPD2,以产生误差信号SER2,比较单元CMP3依据相位选择信号SPH与表示区域“R0”的相位检测信号SPD1,以产生误差信号SER3。当加权电路332接收到误差信号SER1及SER2时,加权电路332依据下式计算出加权误差信号SWER:
SWER=(SER1×W1)+(SER2×W2)+(SER2×W3)...(2);
其中W1~W3分别为对应误差信号SER1~SER3的加权参数。换句话说,相较于比较模块331,比较模块831还比较前前周期的相位检测信号SPD与相位选择信号SPH,以产生误差信号SER3。因此,比较模块331可视为一二阶的比较模块(考虑前周期与本周期的相位检测信号SPD),而比较模块831可视为一三阶的比较模块(考虑前前周期、前周期与本周期的相位检测信号SPD)。因此,由上述说明可知,本发明的比较模块可依需求而设计为更多阶的比较模块,以调整本发明的相位选择器的记忆效应。
请参考图9。图9为举例说明相位选择器830的内部信号的示意图。在图9中,设加权参数W1~W3分别为2、1、1。由于相位选择器830的工作原理与图5的说明类似,故不再赘述。
请参考图10。图10为说明本发明的后端处理模块340的示意图。后端处理模块340包含依选择电路341与一后端处理电路342。选择电路341用来依据相位选择信号SPH,以选择适当的超取样时机所对应的超取样信号SOS。更明确地说,选择电路341依据相位选择信号SPH可得到输入数据流DSIN的转态区域。如此,选择电路341可据以判断对应于输入数据流DSIN的稳态的超取样时机,以据以选择超取样信号SOS。后端处理电路342用来防止输出数据信号SDOUT溢位(overflow)或不足位(underflow)。举例而言,于Y个周期内,当后端处理电路342接收到超过Y个或不足Y个的超取样信号SOS时,后端处理电路342依据接收到的超取样信号SOS,产生Y个输出数据信号SDOUT,以防止溢位或不足位。由于后端处理电路342的工作原理为业界所公知的技术,故不再赘述。
综上所述,本发明提供一种相位选择器,适用于一时钟脉冲数据恢复电路。在本发明的相位选择器中,比较模块比较相位检测信号与前周期的相位选择信号,以产生误差信号。加权电路依据误差信号与加权参数,以计算加权误差信号。相位预测器比较加权误差信号与预定临界值,以产生对应于本周期的相位选择信号。当时钟脉冲数据恢复电路所接受的输入数据流发生小扰动时,本发明的相位选择器可快速锁定相位,以产生较正确的相位选择信号SPH,来时钟脉冲数据恢复电路的后端处理模块选择正确的超取样信号作为输出数据信号。当时钟脉冲数据恢复电路所接受的输入数据流发生大扰动时,本发明的相位选择器可输出稳定的相位选择信号,以使时钟脉冲数据恢复电路的后端处理模块可稳定地选择超取样信号作为输出数据信号。此外,通过适当地设计预定临界值、加权参数,以及比较模块的阶数,可调整本发明的相位选择器对输入数据流发生大扰动时的敏感度,以及本发明的相位选择器的记忆效应,以符合实际上应用的需求,带给使用者更大的便利。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (7)
1.一种可容忍扰动的相位选择器,其特征在于,适用于一时钟脉冲数据恢复电路,该时钟脉冲数据恢复电路具有一超取样电路、一相位检测模块与一后端处理模块,该超取样电路在每周期超取样一输入数据流,以产生M个超取样信号,该相位检测模块用来检测该M个超取样信号,以判断该输入数据流在每周期的转态区域,并据以产生一相位检测信号,该相位选择器用来依据该相位检测信号,以产生一相位选择信号,该后端处理模块用来依据该相位选择信号,以从该M个超取样信号选择其中之一作为一输出数据信号,该相位选择器包含:
一比较模块,用来比较该相位检测模块所产生的该相位检测信号与对应于前一周期的相位选择信号,并比较对应于现有N个周期的相位检测信号与对应于前一周期的相位选择信号,以产生(N+1)个误差信号;
一加权电路,用来依据该(N+1)个误差信号与(N+1)个加权参数,以计算一加权误差信号;以及
一相位预测器,用来比较该加权误差信号、一第一预定临界值与一第二预定临界值,以产生一相位调整信号,并依据该相位调整信号与对应于前一周期的相位选择信号,以产生该相位选择信号;
其中M、N分别表示正整数;
其中该比较模块包含:N个移位寄存单元,该N个移位寄存单元串连连接,用来移位与寄存现有N个周期的相位检测信号;其中当该相位检测模块所产生的该相位检测信号输入该比较模块时,该N个移位寄存单元的一第K个寄存单元输出其所寄存的对应于前K个周期的相位检测信号;以及(N+1)个比较单元,分别用来比较该N个移位寄存单元所寄存的相位检测信号、该相位检测模块所产生的该相位检测信号,以及对应于前一周期的相位选择信号,以产生该(N+1)个误差信号;其中当该相位检测模块所产生的该相位检测信号输入该比较模块时,该(N+1)个比较单元的一第一个比较单元比较该相位检测模块所产生的该相位检测信号与对应于前一周期的相位选择信号,以产生该(N+1)个误差信号的一第一个误差信号;其中当该相位检测模块所产生的该相位检测信号输入该比较模块时,该(N+1)个比较单元的一第(K+1)个比较单元比较该N个移位寄存单元的该第K个寄存单元所输出的对应于前K个周期的相位检测信号与对应于前一周期的相位选择信号,以产生该(N+1)个误差信号的一第(K+1)个误差信号,其中1≤K≤N;
其中该相位预测器包含:一相位调整电路,用来比较该加权误差信号、该第一预定临界值与该第二预定临界值,以产生该相位调整信号;以及一相位输出电路,用来依据该相位调整信号与对应于前一周期的该相位选择信号,以产生该相位选择信号;
其中该相位选择器每周期依据该M个超取样时机分为M个区域,该相位选择信号用来指示该输入数据流于该M个区域中的一第I个区域转态,1≤I≤M,当该加权误差信号大于该第一预定临界值,且对应于前一周期的该相位选择信号表示该M个区域的一第J个区域时,该相位输出电路输出表示该M个区域中的一第(J-1)个区域的该相位选择信号;当该加权误差信号小于该第二预定临界值,且对应于前一周期的该相位选择信号表示该M个区域的该第J个区域时,该相位输出电路输出表示该M个区域中的一第(J+1)个区域;当该加权误差信号介于该第一预定临界值与该第二预定临界值之间,且对应于前一周期的该相位选择信号表示该M个区域的该第J个区域时,该相位输出电路输出表示该M个区域中的该第J个区域;J表示正整数,且1<J<M。
2.根据权利要求1所述的相位选择器,其特征在于,该加权电路依据下式以计算该加权误差信号:
SWER=(SER1×W1)+(SER2×W2)+...+(SER(N+1)×W(N+1));
其中SWER表示该加权误差信号,SER1~SER(N+1)分别表示该(N+1)个误差信号,W1~W(N+1)分别表示该(N+1)个加权参数。
3.根据权利要求1所述的相位选择器,其特征在于,该后端处理模块包含:
一选择电路,用来依据该相位选择信号,以选择该M个超取样信号的一第L个超取样时机,并依据该M个超取样信号的该第L个超取样时机,以输出该M个超取样信号的一第L个超取样信号作为该输出数据信号;以及
一后端处理电路,用来防止该输出数据信号溢位或不足位。
4.根据权利要求3所述的相位选择器,其特征在于,在Y个周期内,当该后端处理电路从该选择电路接收到超过Y个或不足Y个的超取样信号时,该后端处理电路依据所接收到的超取样信号,以产生Y个输出数据信号;Y表示一正整数。
5.一种时钟脉冲数据恢复电路,其特征在于,包含:
一超取样电路,在每周期超取样一输入数据流,以产生M个超取样信号;
一相位检测模块,用来检测该M个超取样信号,以判断该输入数据流于每周期的转态区域,并据以产生一相位检测信号;
一根据权利要求1所述的相位选择器,用来依据该相位检测信号,以产生一相位选择信号;以及
一后端处理模块,该后端处理模块用来依据该相位选择信号,以从该M个超取样信号选择其中之一作为一输出数据信号。
6.一种可容忍扰动的相位选择方法,其特征在于,适用于一时钟脉冲数据恢复电路,该时钟脉冲数据恢复电路具有一超取样电路、一相位检测模块与一后端处理模块,该超取样电路于每周期超取样一输入数据流,以产生M个超取样信号,该相位检测模块用来检测该M个超取样信号,以判断该输入数据流于每周期的转态区域,并据以产生一相位检测信号,该相位选择方法用来依据该相位检测信号,以产生一相位选择信号,该后端处理模块用来依据该相位选择信号,以从该M个超取样信号选择其中之一作为一输出数据信号,该相位选择方法包含:
比较该相位检测模块所产生的该相位检测信号与对应于前一周期的相位选择信号,并比较对应于现有N个周期的相位检测信号与对应于前一周期的相位选择信号,以产生(N+1)个误差信号;
依据该(N+1)个误差信号与(N+1)个加权参数,以计算一加权误差信号;
比较该加权误差信号、一第一预定临界值与一第二预定临界值,以产生一相位调整信号;以及
依据该相位调整信号与对应于前一周期的相位选择信号,以产生该相位选择信号;
其中M、N分别表示正整数;
其中每周期依据该M个超取样时机分为M个区域,该相位选择信号用来指示该输入数据流于该M个区域中的一第I个区域转态,1≤I≤M;
其中比较该加权误差信号、该第一预定临界值与该第二预定临界值,以产生该相位调整信号包含:当该加权误差信号大于该第一预定临界值时,产生表示左移的该相位调整信号;当该加权误差信号小于该第二预定临界值时,产生表示右移的该相位调整信号;以及当该加权误差信号介于该第一预定临界值与该第二预定临界值之间时,产生表示不变的该相位调整信号;
其中依据该相位调整信号与对应于前一周期的相位选择信号,以产生该相位选择信号包含:当该相位调整信号表示左移且对应于前一周期的该相位选择信号表示该M个区域的一第J个区域时,输出表示该M个区域中的一第(J-1)个区域的该相位选择信号;以及当该相位调整信号表示右移且对应于前一周期的该相位选择信号表示该M个区域的该第J个区域时,输出表示该M个区域中的一第(J+1)个区域;以及当该加权误差信号介于该第一预定临界值与该第二预定临界值之间,且对应于前一周期的该相位选择信号表示该M个区域的该第J个区域时,输出表示该M个区域中的该第J个区域;其中1<J<M。
7.根据权利要求6所述的相位选择方法,其特征在于,依据该(N+1)个误差信号与该(N+1)个加权参数,以计算该加权误差信号包含:
依据下式以计算该加权误差信号:
SWER=(SER1×W1)+(SER2×W2)+...+(SER(N+1)×W(N+1));
其中SWER表示该加权误差信号,SER1~SER(N+1)分别表示该(N+1)个误差信号,W1~W(N+1)分别表示该(N+1)个加权参数。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099139344A TWI436630B (zh) | 2010-11-16 | 2010-11-16 | 可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路 |
TW099139344 | 2010-11-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102122956A CN102122956A (zh) | 2011-07-13 |
CN102122956B true CN102122956B (zh) | 2012-10-03 |
Family
ID=44251426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100253143A Active CN102122956B (zh) | 2010-11-16 | 2011-01-18 | 相位选择器与相位选择方法以及时钟脉冲数据恢复电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8588357B2 (zh) |
CN (1) | CN102122956B (zh) |
TW (1) | TWI436630B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104796096B (zh) * | 2014-01-22 | 2017-12-12 | 普天信息技术有限公司 | 一种功率放大器反馈信号最佳相位选择方法及装置 |
US20160112183A1 (en) * | 2014-10-20 | 2016-04-21 | Qualcomm Incorporated | Signal sampling timing drift compensation |
KR102368864B1 (ko) | 2015-10-22 | 2022-03-03 | 삼성전자주식회사 | 위상 고정 루프의 출력의 락을 감지하는 클록 및 데이터 복원 회로 |
CN107306178B (zh) * | 2016-04-25 | 2021-05-25 | 创意电子股份有限公司 | 时脉数据回复装置与方法 |
CN109387687B (zh) * | 2018-11-09 | 2020-11-27 | 福州大学 | 一种电子式互感器的节能光电传输系统及方法 |
US10797686B1 (en) * | 2019-04-12 | 2020-10-06 | Microchip Technology Inc. | Phase predictor and associated method of use |
CN112671379B (zh) * | 2021-03-17 | 2021-07-13 | 北京紫光青藤微系统有限公司 | 一种时钟相位选择电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1703662A1 (en) * | 2005-03-17 | 2006-09-20 | Ricoh Company, Ltd. | Data recovery method, data recovery circuit, data transmitting/receiving apparatus, information processing apparatus, a computer program and a computer readable storage medium |
CN101321052A (zh) * | 2008-07-22 | 2008-12-10 | 凌阳科技股份有限公司 | 四倍过采样的数据恢复方法与系统 |
CN101369883A (zh) * | 2007-08-17 | 2009-02-18 | 中芯国际集成电路制造(上海)有限公司 | 数据恢复电路和方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6901126B1 (en) * | 2000-06-30 | 2005-05-31 | Texas Instruments Incorporated | Time division multiplex data recovery system using close loop phase and delay locked loop |
US20040169539A1 (en) * | 2003-02-28 | 2004-09-02 | Gauthier Claude R. | Miller effect compensation technique for DLL phase interpolator design |
JP4668750B2 (ja) * | 2005-09-16 | 2011-04-13 | 富士通株式会社 | データ再生回路 |
KR100854496B1 (ko) * | 2006-07-03 | 2008-08-26 | 삼성전자주식회사 | 지연 동기 루프 및 이를 구비한 반도체 메모리 장치 |
JP5086014B2 (ja) * | 2007-09-20 | 2012-11-28 | 株式会社リコー | データリカバリ方法およびデータリカバリ回路 |
TWI365290B (en) * | 2008-04-09 | 2012-06-01 | Mstar Semiconductor Inc | Phase detecting module and detecting method thereof |
-
2010
- 2010-11-16 TW TW099139344A patent/TWI436630B/zh active
-
2011
- 2011-01-18 CN CN2011100253143A patent/CN102122956B/zh active Active
- 2011-10-27 US US13/282,470 patent/US8588357B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1703662A1 (en) * | 2005-03-17 | 2006-09-20 | Ricoh Company, Ltd. | Data recovery method, data recovery circuit, data transmitting/receiving apparatus, information processing apparatus, a computer program and a computer readable storage medium |
CN101369883A (zh) * | 2007-08-17 | 2009-02-18 | 中芯国际集成电路制造(上海)有限公司 | 数据恢复电路和方法 |
CN101321052A (zh) * | 2008-07-22 | 2008-12-10 | 凌阳科技股份有限公司 | 四倍过采样的数据恢复方法与系统 |
Non-Patent Citations (1)
Title |
---|
JP特开2009-77134A 2009.04.09 |
Also Published As
Publication number | Publication date |
---|---|
CN102122956A (zh) | 2011-07-13 |
US20120121052A1 (en) | 2012-05-17 |
US8588357B2 (en) | 2013-11-19 |
TW201223222A (en) | 2012-06-01 |
TWI436630B (zh) | 2014-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102122956B (zh) | 相位选择器与相位选择方法以及时钟脉冲数据恢复电路 | |
CN100518051C (zh) | 使用基准信号进行同步数据传输的装置和方法 | |
US7817767B2 (en) | Processor-controlled clock-data recovery | |
CN101485091B (zh) | 用于减小同步电路中的振荡的方法及设备 | |
US7474720B2 (en) | Clock and data recovery method and digital circuit for the same | |
US8363773B2 (en) | Digital phase interpolation control for clock and data recovery circuit | |
US20060062341A1 (en) | Fast-lock clock-data recovery system | |
US20070047686A1 (en) | Clock and data recovery circuit | |
CN107836094B (zh) | 时钟恢复电路 | |
US9787468B2 (en) | LVDS data recovery method and circuit | |
CN101577617A (zh) | 快速锁定时钟数据恢复 | |
WO2007035345A1 (en) | Asymmetrical io method and system | |
JP2009159256A (ja) | 伝送特性調整装置、回路基板、及び伝送特性調整方法 | |
CN1983225A (zh) | 一种在异步时钟域传输数据的装置及其方法 | |
JP2007019630A (ja) | クロックデータリカバリ回路 | |
KR101606402B1 (ko) | 클록 복원 회로 | |
CN102546084A (zh) | 异步串行通信数据接收时的抗干扰纠错采样系统和方法 | |
CN102882516B (zh) | 延迟锁定回路系统以及自动重置延迟锁定回路的方法 | |
CN101202615B (zh) | 一种突波滤波器及具有该滤波器的时钟数据恢复电路 | |
TWI226774B (en) | Clock and data recovery circuit | |
KR101515360B1 (ko) | 저 레이턴시 직렬 상호 접속 아키텍처에서의 피드백 루프의 제공 | |
US9276590B1 (en) | Generating signals with accurate quarter-cycle intervals using digital delay locked loop | |
CN100536340C (zh) | 一种分频方法及分频计数器 | |
CN108880534B (zh) | 串行通信中适应可变带宽的时钟数据恢复锁定检测电路 | |
US20070069927A1 (en) | Method of transmitting a serial bit-stream and electronic transmitter for transmitting a serial bit-stream |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20160203 Address after: Taipei City, Taiwan, China Patentee after: ETRON TECHNOLOGY, INC. Address before: Hsinchu City, Taiwan, China Patentee before: Etron Technology, Inc. |