CN114982208A - 通信装置、工业机械及通信方法 - Google Patents

通信装置、工业机械及通信方法 Download PDF

Info

Publication number
CN114982208A
CN114982208A CN202180008522.4A CN202180008522A CN114982208A CN 114982208 A CN114982208 A CN 114982208A CN 202180008522 A CN202180008522 A CN 202180008522A CN 114982208 A CN114982208 A CN 114982208A
Authority
CN
China
Prior art keywords
signal
serial
inversion
communication device
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180008522.4A
Other languages
English (en)
Inventor
林拓朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Publication of CN114982208A publication Critical patent/CN114982208A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/065Binary decisions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/068Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection by sampling faster than the nominal bit rate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L2007/045Fill bit or bits, idle words

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明提供一种有助于通信质量的准确评价的通信装置、工业机械以及通信方法。具有:接收部(104),其接收串行信号(D);以及信号列取得部(110),其以比串行信号的1比特的周期即第一周期(ΔT1)短的第二周期(ΔT2)对串行信号进行采样,由此取得与串行信号的1比特对应的信号列(SS)。

Description

通信装置、工业机械及通信方法
技术领域
本发明涉及通信装置、工业机械及通信方法。
背景技术
在日本特开2016-201687号公报中公开了一种控制系统,具有:相位检测电路,其检测通过串行通信接收到的串行数据的相位差;以及相位判定电路,其判定相位检测电路检测出的相位差是否超过预先设定的阈值并输出判定信号。当在噪声环境下外部噪声混入到串行数据时,在该串行数据中产生波形失真。在串行数据中产生了波形失真的情况下,接收到该串行数据的相位检测电路与通常时相比检测到较大的相位差,将该相位差作为相位数据来输出。
发明内容
但是,期望有助于通信质量的更准确的评价的技术。
本发明的目的在于提供一种有助于通信质量的准确评价的通信装置、工业机械及通信方法。
本发明的一方式的通信装置具有:接收部,其接收串行信号;以及信号列取得部,其以比所述串行信号的1比特的周期即第一周期短的第二周期对所述串行信号进行采样,由此取得与所述串行信号的1比特对应的信号列。
本发明的另一方式的工业机械具有上述那样的通信装置。
本发明的另一方式的通信方法具有:接收步骤,接收串行信号;以及信号列取得步骤,以比所述串行信号的1比特的周期即第一周期短的第二周期对所述串行信号进行采样,由此取得与所述串行信号的1比特对应的信号列。
根据本发明,能够提供一种有助于通信质量的准确评价的通信装置、工业机械及通信方法。
附图说明
图1是表示一实施方式的工业机械的框图。
图2是表示一实施方式的通信装置的框图。
图3是表示串行信号及时钟信号的例子的时序图。
图4是表示串行信号的采样的例子的时序图。
图5A~图5C是表示产生反转信号的情况下的例子的图。
图6是表示在信号列的开头或末尾产生反转信号的情况下的例子的图。
图7A~图7C是表示串行信号的采样周期的设定的例子的时序图。
图8是表示一实施方式的通信装置的动作的例子的流程图。
图9是表示一实施方式的通信装置的动作的例子的流程图。
具体实施方式
以下,列举优选的实施方式,参照附图对本发明的通信装置、工业机械及通信方法进行详细说明。
[一实施方式]
使用图1~图9对一实施方式的通信装置、工业机械及通信方法进行说明。图1是表示本实施方式的工业机械的框图。作为本实施方式的工业机械10,例如列举机床、机器人等,但并不限定于此。
如图1所示,工业机械10具有控制装置12。控制装置12具有:伺服放大器18、控制部20、存储部22以及显示控制部23。此外,控制装置12还具有这些构成要素以外的构成要素,但为了简化说明,省略这些构成要素以外的构成要素。此外,在此,以工业机械10具有伺服放大器18的情况为例进行了说明,但并不限定于此。例如,在使用主轴马达作为驱动马达的情况下,也可以使用主轴放大器等来代替伺服放大器18。
控制部20掌管工业机械10的整体的控制。控制部20例如能够由CPU(CentralProcessing Unit)等构成,但并不限定于此。
存储部22例如具有未图示的易失性存储器和未图示的非易失性存储器。作为易失性存储器例如列举RAM(Random Access Memory)等。作为非易失性存储器,例如列举ROM(Read Only Memory)、闪存等。程序、数据等能够存储在存储部22中。
显示控制部23能够进行针对后述的显示部24的显示控制。显示控制部23能够在显示部24的显示画面显示从控制部20提供的信息。
工业机械10还具有伺服马达14。伺服马达14能够通过从伺服放大器18供给的驱动电流来驱动。在图1中图示了1个伺服马达14,但工业机械10能够具有多个伺服马达14。此外,在此以在工业机械10中具有伺服马达14作为驱动马达的情况为例进行了说明,但并不限定于此。例如,也可以代替伺服马达14而使用主轴马达等。
伺服马达14具有编码器(绝对式编码器)16。编码器16能够检测伺服马达14的输出轴的旋转位置。编码器16具有:通信装置100B,其用于在与伺服放大器18所具有的通信装置100A之间进行通信。通信装置100B能够将表示伺服马达14的输出轴的旋转位置的信号输出到通信装置100A。伺服马达14能够根据从编码器16输出的信号,即从通信装置100B输出的信号来进行反馈控制。另外,在此,以使用绝对式编码器作为编码器16的情况为例进行了说明,但并不限定于此。例如,也可以使用增量编码器作为编码器16。
伺服放大器(伺服驱动器)18能够将用于旋转驱动伺服马达14的驱动电流供给至伺服马达14。伺服放大器18具有用于在与通信装置100B之间进行通信的通信装置100A。能够在通信装置100A与通信装置100B之间进行串行通信。作为这样的串行通信的标准,例如能够列举RS-485等,但并不限定于此。
控制装置12能够与显示部(显示装置)24和操作部26连接。能够在显示部24所具有的未图示的显示画面显示用于进行针对工业机械10的操作输入的操作画面。另外,能够在显示部24的显示画面显示由后述的信号列取得部110(参照图2)取得的信息。另外,能够在显示部24的显示画面显示表示后述的判定部112(参照图2)的判定结果的信息。作为显示部24,能够使用液晶显示装置等,但并不限定于此。
用户通过对操作部26进行操作,能够进行针对工业机械10的操作输入。作为操作部26,能够使用鼠标等,但并不限定于此。在显示部24具有触摸面板的情况下,该触摸面板能够作为操作部26发挥功能。
工业机械10还具有上述的构成要素以外的构成要素,但在此,为了简化说明,对于上述的构成要素以外的构成要素省略说明。
图2是表示本实施方式的通信装置的框图。
如上所述,通信装置100A设置于伺服放大器18。如上所述,通信装置100B设置于编码器16。此外,在此,以通信装置100A设置于伺服放大器18,通信装置100B设置于编码器16的情况为例进行说明,但并不限定于此。
通信装置100B具有发送部(发送电路)102。通信装置100B还具有发送部102以外的构成要素,但在图2中,为了简化说明,省略了发送部102以外的构成要素。
通信装置100A具有接收部(接收电路、收发器)104。接收部104能够接收从发送部102发送的串行信号D,即串行数据。
通信装置100A还具有时钟信号生成部(时钟信号生成电路)106。
图3是表示串行信号以及时钟信号的例子的时序图。如图3所示,时钟信号生成部106能够生成相位互不相同的多个时钟信号CLK1~CLK8。例如,时钟信号CLK1能够使用未图示的晶体振荡器等生成。时钟信号(相移时钟信号)CLK2~CLK8例如能够使用未图示的相移电路(时钟相移电路)根据时钟信号CLK1生成。在对时钟信号进行一般说明时,使用符号CLK,在对各个时钟信号进行说明时,使用符号CLK1~CLK8。在此,以由时钟信号生成部106生成8个时钟信号CLK的情况为例进行说明,但由时钟信号生成部106生成的时钟信号CLK的数量并不限定于8个。
时钟信号CLK能够用于对串行信号D进行采样。在此,以在时钟信号CLK的上升的定时对串行信号D进行采样的情况为例进行说明,但并不限定于此。也可以在时钟信号CLK的下降的定时对串行信号D进行采样。多个时钟信号CLK的周期相互相等。多个时钟信号CLK不与从发送部102供给的串行信号D同步。时钟信号CLK的周期例如能够设定为与串行信号D的1比特的周期即第一周期ΔT1同等,但并不限定于此。在此,以时钟信号CLK的周期设定为与串行信号D的1比特的周期即第一周期ΔT1同等的情况为例进行说明。
串行信号D的采样周期设定为比串行信号D的1比特的周期即第一周期ΔT1短的第二周期ΔT2。第一周期ΔT1为第二周期ΔT2的整数倍。在此,以将第一周期ΔT1设为第二周期ΔT2的8倍的情况为例进行说明。多个时钟信号CLK的上升的定时各错开第二周期ΔT2。多个时钟信号CLK相互具有与第二周期ΔT2对应的相位差。
通信装置100A还具有决定部(决定电路)108。决定部108、后述的信号列取得部110、后述的判定部112能够由1个以上的处理器(微处理器)构成,但并不限定于此。作为这样的处理器,例如能够使用CPU、DSP(Digital Signal Processor)等。决定部108将多个时钟信号CLK中的位于串行信号D的边沿紧后面的时钟信号CLK决定为基准时钟信号RCLK。基准时钟信号RCLK为对与串行信号D的1比特对应的部分进行采样时的触发。如上所述,由时钟信号生成部106生成的多个时钟信号CLK是相互错开相位的信号,并不与串行信号D同步。为了能够准确地对与串行信号D的1比特对应的部分进行采样,决定部108将位于串行信号D的边沿紧后面的时钟信号CLK决定为基准时钟信号RCLK。在图3所示的例子中,位于串行信号D的上升沿的紧后面的时钟信号CLK是时钟信号CLK7。在图3所示的例子中,时钟信号CLK7被决定为基准时钟信号RCLK。
位于串行信号D的边沿紧后面的时钟信号CLK能够因抖动等而变动。因此,在决定基准时钟信号RCLK时,优选将位于串行信号D的边沿紧后面的频度足够高的时钟信号CLK,更具体而言,将这样的频度为频度阈值以上的时钟信号CLK决定为基准时钟信号RCLK。频度阈值例如能够设为80%左右,但并不限定于此。例如,设位于串行信号D的第n个边沿紧后面的时钟信号CLK是时钟信号CLK7。设位于串行信号D的第n+1个边沿紧后面的时钟信号CLK是时钟信号CLK7。设位于串行信号D的第n+2个边沿紧后面的时钟信号CLK是时钟信号CLK8。设位于串行信号D的第n+3个边沿紧后面的时钟信号CLK是时钟信号CLK7。设位于串行信号D的第n+4个边沿紧后面的时钟信号CLK是时钟信号CLK7。在频度阈值为80%的情况下,成为该频度阈值以上的时钟信号CLK是时钟信号CLK7。这样的情况下,决定部108能够将时钟信号CLK7决定为基准时钟信号RCLK。
此外,在上述中,以将位于串行信号D的边沿紧后面的频度为频度阈值以上的时钟信号CLK决定为基准时钟信号RCLK的情况为例进行了说明,但并不限定于此。也可以将位于串行信号D的边沿紧后面的频度最高的时钟信号CLK决定为基准时钟信号RCLK。
如上所述,时钟信号CLK的周期设定为与串行信号D的1比特的周期即第一周期ΔT1同等。因此,不需要频繁地变更基准时钟信号RCLK。但是,在时钟信号CLK的周期与串行信号D的1比特的周期之间能够产生些许误差。因此,能够产生与过去决定为基准时钟信号RCLK的时钟信号CLK不同的时钟信号CLK位于串行信号D的边沿紧后面的情况。这样的情况下,决定部108将位于串行信号D的边沿紧后面的时钟信号CLK新决定为基准时钟信号RCLK。这样的基准时钟信号RCLK的变更能够以某种程度的频度产生。
通信装置100A还具有信号列取得部(信号列取得电路)110。信号列取得部110根据多个时钟信号CLK信号以第二周期ΔT2对串行信号D进行采样,由此,取得与串行信号D的1比特对应的信号列SS。即,信号列取得部110以基准时钟信号RCLK为触发,根据多个时钟信号CLK对串行信号D进行采样。
图4是表示串行信号的采样的例子的时序图。在图4所示的例子中,位于串行信号D的上升沿紧后面的时钟信号CLK是时钟信号CLK1。因此,在图4所示的例子中,时钟信号CLK1被决定为基准时钟信号RCLK。在图4所示的例子中,信号列取得部110以基准时钟信号RCLK,即时钟信号CLK1为触发,对串行信号D进行采样。即,信号列取得部110在时钟信号CLK1上升的定时t1对串行信号D进行采样。通过利用基准时钟信号RCLK对串行信号D进行采样而得的信号为信号列SS中的开头的信号。之后,信号列取得部110在时钟信号CLK2、CLK3、CLK4、CLK5、CLK6、CLK7、CLK8各自的上升的定时t2、t3、t4、t5、t6、t7、t8对串行信号D进行采样。在图4所示的例子中,在任意的定时t1、t2、t3、t4、t5、t6、t7、t8,串行信号D都是高电平(H),即“1”。这样,通过信号列取得部110取得与串行信号D的1比特对应的信号列SS。在图4所示的例子中,由信号列取得部110取得的信号列SS是“11111111”。
信号列取得部110对构成串行信号D的多个比特的每一个反复执行这样的处理。这样,依次取得与构成串行信号D的多个比特的每一个对应的信号列SS。信号列取得部110能够将这样取得的信号列SS供给至判定部112。另外,信号列取得部110能够将这样取得的信号列SS供给至控制部20。
通信装置100A还具有判定部(判定电路)112。判定部112根据信号列SS所包含的多个信号中的占多数的信号,判定与该信号列SS对应的串行信号D,即串行信号D的1比特的信息。例如,判定部112能够根据信号列SS所包含的多个信号中的占过半数的信号,判定与该信号列SS对应的串行信号D。例如,在信号列SS所包含的信号的数量为8个,表示“1”的信号为5个以上的情况下,“1”占过半数。这样的情况下,判定部112判定为与该信号列SS对应的串行信号D为“1”。另外,在信号列SS所包含的信号的数量为8个,表示“0”的信号为5个以上的情况下,“0”占过半数。这样的情况下,判定部112判定为与该信号列SS对应的串行信号D为“0”。
判定部112能够对反转信号的数量,即,反转信号数进行计数。反转信号是相对于信号列SS所包含的多个信号中的占多数的信号进行了反转的信号。在图4所示的例子中,表示信号列SS所包含的多个信号中的多数的信号是“1”。相对于表示多数的信号“1”反转了的信号即反转信号为“0”。在图4所示的例子中,判定部112判定为反转信号数为0个。判定部112能够将这样判定出的反转信号数供给至控制部20。
判定部112能够对反转信号的连续产生次数进行计数。在图4所示的例子中,判定部112判定为反转信号的连续产生次数是0次。判定部112能够将这样判定出的反转信号的连续产生次数供给至控制部20。
图5A~图5C是表示产生反转信号的情况下的例子的图。图5A与噪声的影响比较小的情况、或者噪声的频率比较高的情况对应。图5B与噪声的影响为中等程度的情况、或者噪声的频率为中等程度的情况对应。图5C与噪声的影响比较大的情况、或者噪声的频率比较低的情况对应。
在图5A所示的例子中,由信号列取得部110取得的信号列SS是“11101111”。这样的情况下,判定部112判定为反转信号数为1个,判定为反转信号的连续产生次数为1次。
在图5B所示的例子中,由信号列取得部110取得的信号列SS是“11001111”。这样的情况下,判定部112判定为反转信号数为2个,判定为反转信号的连续产生次数为2次。
在图5C所示的例子中,由信号列取得部110取得的信号列SS是“10001111”。这样的情况下,判定部112判定为反转信号数为3个,判定为反转信号的连续产生次数为3次。
在通信装置100A与通信装置100B之间的传输路径的长度比较长的情况下等,有时串行信号D的波形产生钝化。在串行信号D的波形产生了钝化的情况下,会在由信号列取得部110取得的信号列SS的开头或末尾产生反转信号。另外,在串行信号D的波形的钝化比较大的情况下,不仅在由信号列取得部110取得的信号列SS的开头产生反转信号,还能够以与该反转信号连续的方式产生反转信号。另外,在串行信号D的波形的钝化比较大的情况下,不仅在由信号列取得部110取得的信号列SS的末尾产生反转信号,还能够以与该反转信号连续的方式产生反转信号。判定部112将信号列SS的开头或末尾的反转信号、以及与信号列SS的开头或末尾的反转信号连续的反转信号除外,对反转信号数进行计数。即,判定部112对于因噪声而产生的反转信号,作为反转信号数进行计数,另一方面,对于因串行信号D的波形的钝化而产生的反转信号,不作为反转信号数进行计数。
图6是表示在信号列的开头或末尾产生反转信号的情况下的例子的图。在图6所示的例子中,不仅在由信号列取得部110取得的信号列SS的开头产生反转信号,还与该反转信号连续地产生反转信号。另外,在图6所示的例子中,在由信号列取得部110取得的信号列SS的末尾也产生反转信号。
在图6所示的例子中,判定部112将位于由信号列取得部110取得的信号列SS的开头的反转信号除外而对反转信号数进行计数。另外,在图6所示的例子中,判定部112将与位于由信号列取得部110取得的信号列SS的开头的反转信号连续的反转信号,即位于信号列SS中的第二个的反转信号除外,对反转信号数进行计数。另外,在图6所示的例子中,判定部112将位于由信号列取得部110取得的信号列SS的末尾的反转信号除外而对反转信号数进行计数。因此,在图6所示的例子中,判定部112判定为反转信号数为0个。这样,判定部112对于因串行信号D的波形的钝化而产生的反转信号,不作为反转信号数进行计数。
串行信号D的采样周期,即,第二周期ΔT2可变。图7A~图7C是表示串行信号的采样周期的设定的例子的时序图。在图7A中,示出了将串行信号D的采样周期ΔT2设定得比较大的情况下的例子。在图7B中,示出了将串行信号D的采样周期ΔT2设定为中等程度的情况下的例子。在图7C中,示出了将串行信号D的采样周期ΔT2设定得比较小的情况下的例子。
如图7C所示,在串行信号D反转的期间比较短的情况下,即,在反转信号的连续产生次数比较小的情况下,如果不将串行信号D的采样周期ΔT2设定得比较小,则无法良好地检测反转信号。因此,在串行信号D反转的期间比较短的情况下,需要将串行信号D的采样周期ΔT2设定得比较小。
如图7B所示,在串行信号D反转的期间为中等程度的长度的情况下,即,在反转信号的连续产生次数为中等程度的情况下,即使将串行信号D的采样周期ΔT2设定为中等程度,也能够良好地检测反转信号。因此,在串行信号D反转的期间为中等程度的情况下,也可以将串行信号D的采样周期ΔT2设定为中等程度。将串行信号D的采样周期ΔT2设得大,能够有助于处理负荷的降低、消耗电力的降低等。
如图7A所示,在串行信号D反转的期间比较大的情况下,即,在反转信号的连续产生次数比较大的情况下,即使将串行信号D的采样周期ΔT2设定得比较大,也能够良好地检测反转信号。因此,在串行信号D反转的期间比较大的情况下,也可以将串行信号D的采样周期ΔT2设定得比较大。如上所述,将串行信号D的采样周期ΔT2设得大,能够有助于处理负荷的降低、消耗电力的降低等。
用户能够根据显示于显示部24的显示画面的信息,进行串行信号D的采样周期的调整。例如,在显示部24的显示画面中能够显示由信号列取得部110取得的信号列SS、由判定部112判定出的反转信号数、由判定部112判定出的反转信号的连续产生次数等。用户能够根据显示于显示部24的这些信息,掌握噪声的影响的大小、噪声的频率、噪声的频度等。在反转信号的连续产生次数比较小的情况下,如图7C所示,用户能够将串行信号D的采样周期设定得比较小。另外,在反转信号的连续产生次数为中等程度的情况下,如图7B所示,用户能够将串行信号D的采样周期设定为中等程度。另外,在反转信号的连续产生次数比较大的情况下,如图7A所示,用户能够将串行信号D的采样周期设定得比较大。
用户也能够根据显示在显示部24的显示画面的信息来变更通信装置100A和通信装置100B之间的传输路径的路线。例如,如图7A所示,在反转信号的连续产生次数比较大的情况下,用户能够掌握存在噪声的影响比较大的可能性。这样的情况下,用户也可以变更通信装置100A与通信装置100B之间的传输路径的路线。通过适当变更通信装置100A与通信装置100B之间的传输路径的路线,能够将传输路径布置在难以受到噪声的影响的地方。
使用图8对本实施方式的通信装置的动作的例子进行说明。图8是表示本实施方式的通信装置的动作的例子的流程图。在图8中示出了用于决定基准时钟信号RCLK的动作。
在步骤S1中,接收部104接收串行信号D。之后,转移到步骤S2。
在步骤S2中,决定部108将多个时钟信号CLK中的位于串行信号D的边沿紧后面的时钟信号CLK决定为基准时钟信号RCLK。能够将位于串行信号D的边沿紧后面的频度为频度阈值以上的时钟信号CLK决定为基准时钟信号RCLK,但并不限定于此。也可以将位于串行信号D的边沿紧后面的频度最高的时钟信号CLK决定为基准时钟信号RCLK。
这样,图8所示的处理完成。
使用图9对本实施方式的通信装置的动作的例子进行说明。图9是表示本实施方式的通信装置的动作的例子的流程图。在图9中示出了信号列的取得等动作。
在步骤S11中,接收部104接收串行信号D。之后,转移到步骤S12。
在步骤S12中,信号列取得部110以基准时钟信号RCLK为触发,根据多个时钟信号CLK对串行信号D进行采样。由此,取得与串行信号D的1比特对应的信号列SS。之后,转移到步骤S13。
在步骤S13中,判定部112对由信号列取得部110取得的信号列SS中的反转信号数进行计数。之后,转移到步骤S14。
在步骤S14中,判定部112判定由信号列取得部110取得的信号列SS中的反转信号的连续产生次数。
这样,图9所示的处理完成。
这样,根据本实施方式,通过以比串行信号D的1比特的周期即第一周期ΔT1短的第二周期ΔT2对串行信号D进行采样,取得与串行信号D的1比特对应的信号列SS。根据信号列SS,能够掌握反转信号的产生方式、反转信号数、反转信号的连续产生次数等,因此,根据本实施方式,能够有助于通信质量的准确评价。
以上对本发明的优选实施方式进行了说明,但本发明并不限定于上述实施方式,在不脱离本发明的主旨的范围内,能够进行各种改变。
例如,在上述实施方式中,以通信装置100A设置于伺服放大器18,通信装置100B设置于编码器16的情况为例进行了说明,但并不限定于此。通信装置100A和100B能够设置于各种设备。
总结上述实施方式如下。
通信装置100A具有:接收部104,其接收串行信号D;以及信号列取得部110,其以比所述串行信号的1比特的周期即第一周期ΔT1短的第二周期ΔT2对所述串行信号进行采样,由此取得与所述串行信号的1比特对应的信号列SS。根据这样的结构,能够得到与串行信号的1比特对应的信号列,因此,能够根据该信号列掌握反转信号的产生方式、反转信号数、反转信号的连续产生次数等。因此,根据这样的结构,能够有助于通信质量的准确评价。
也可以是,还具有:判定部112,其对相对于所述信号列所包含的多个信号中的占多数的信号进行了反转的反转信号的反转信号数进行计数。根据这样的结构,能够简便地掌握反转信号数。
也可以是,所述判定部将所述信号列的开头或末尾的所述反转信号、以及与所述信号列的开头或末尾的所述反转信号连续的所述反转信号除外,对所述反转信号数进行计数。根据这样的结构,能够将串行信号的波形所产生的钝化等的影响除外,能够有助于通信质量的更准确的评价。
也可以是,所述判定部还对所述反转信号的连续产生次数进行计数。根据这样的结构,能够掌握噪声的影响的大小、噪声的频率等。
也可以是,还具有:时钟信号生成部106,其生成相互具有与所述第二周期对应的相位差并且周期相互相等的多个时钟信号CLK1~CLK8;以及决定部108,其将所述多个时钟信号中的位于所述串行信号的边沿紧后面的时钟信号决定为基准时钟信号RCLK,所述信号列取得部以所述基准时钟信号为触发,根据所述多个时钟信号对所述串行信号进行采样。
也可以是,所述第一周期ΔT1是所述第二周期ΔT2的整数倍。
也可以是,所述第二周期可变。根据这样的结构,能够根据串行信号反转的期间的长度来适当设定第二周期。通过将第二周期设定得比较大,能够有助于处理负荷的减轻、消耗电力的减少等。
工业机械10具有上述那样的通信装置。
通信方法具有:接收步骤S11,接收串行信号;以及信号列取得步骤S12,以比所述串行信号的1比特的周期即第一周期短的第二周期对所述串行信号进行采样,由此取得与所述串行信号的1比特对应的信号列。
也可以是,还具有:步骤S13,对相对于所述信号列所包含的多个信号中的占多数的信号进行了反转的反转信号的反转信号数进行计数。
也可以是,在对所述反转信号数进行计数的步骤中,将所述信号列的开头或末尾的所述反转信号、以及与所述信号列的开头或末尾的所述反转信号连续的所述反转信号除外,对所述反转信号数进行计数。
也可以是,还具有:步骤S14,判定所述反转信号的连续产生次数。
也可以是,还具有:决定步骤S2,将相互具有与所述第二周期对应的相位差并且周期相互相等的多个时钟信号中的位于所述串行信号的边沿紧后面的时钟信号决定为基准时钟信号,在所述信号列取得步骤中,以所述基准时钟信号为触发,根据所述多个时钟信号对所述串行信号进行采样。

Claims (13)

1.一种通信装置(100A),其特征在于,具有:
接收部(104),其接收串行信号(D);以及
信号列取得部(110),其以比所述串行信号的1比特的周期即第一周期(ΔT1)短的第二周期(ΔT2)对所述串行信号进行采样,由此取得与所述串行信号的1比特对应的信号列(SS)。
2.根据权利要求1所述的通信装置,其特征在于,
所述通信装置还具有:判定部(112),其对相对于所述信号列中包含的多个信号中的占多数的信号进行了反转的反转信号的反转信号数进行计数。
3.根据权利要求2所述的通信装置,其特征在于,
所述判定部将所述信号列的开头或末尾的所述反转信号、以及与所述信号列的开头或末尾的所述反转信号连续的所述反转信号除外,对所述反转信号数进行计数。
4.根据权利要求2或3所述的通信装置,其特征在于,
所述判定部还对所述反转信号的连续产生次数进行计数。
5.根据权利要求1~4中任1项所述的通信装置,其特征在于,
所述通信装置还具有:
时钟信号生成部(106),其生成相互具有与所述第二周期对应的相位差并且周期相互相等的多个时钟信号(CLK1~CLK8);以及
决定部(108),其将所述多个时钟信号中的位于所述串行信号的边沿的紧后面的时钟信号决定为基准时钟信号(RCLK),
所述信号列取得部以所述基准时钟信号为触发,根据所述多个时钟信号对所述串行信号进行采样。
6.根据权利要求1~5中任1项所述的通信装置,其特征在于,
所述第一周期(ΔT1)是所述第二周期(ΔT2)的整数倍。
7.根据权利要求1~6中任1项所述的通信装置,其特征在于,
所述第二周期可变。
8.一种工业机械(10),其特征在于,具有:
权利要求1~7中任1项所述的通信装置。
9.一种通信方法,其特征在于,具有:
接收步骤(S11),接收串行信号;以及
信号列取得步骤(S12),以比所述串行信号的1比特的周期即第一周期短的第二周期对所述串行信号进行采样,由此取得与所述串行信号的1比特对应的信号列。
10.根据权利要求9所述的通信方法,其特征在于,
所述通信方法还具有:步骤(S13),对相对于所述信号列所包含的多个信号中的占多数的信号进行了反转的反转信号的反转信号数进行计数。
11.根据权利要求10所述的通信方法,其特征在于,
在对所述反转信号数进行计数的步骤中,将所述信号列的开头或末尾的所述反转信号、以及与所述信号列的开头或末尾的所述反转信号连续的所述反转信号除外,对所述反转信号数进行计数。
12.根据权利要求10或11所述的通信方法,其特征在于,
所述通信方法还具有:步骤(S14),判定所述反转信号的连续产生次数。
13.根据权利要求9~12中任1项所述的通信方法,其特征在于,
所述通信方法还具有:决定步骤(S2),将相互具有与所述第二周期对应的相位差并且周期相互相等的多个时钟信号中的位于所述串行信号的边沿的紧后面的时钟信号决定为基准时钟信号,
在所述信号列取得步骤中,以所述基准时钟信号为触发,根据所述多个时钟信号对所述串行信号进行采样。
CN202180008522.4A 2020-01-08 2021-01-05 通信装置、工业机械及通信方法 Pending CN114982208A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020001323 2020-01-08
JP2020-001323 2020-01-08
PCT/JP2021/000043 WO2021141008A1 (ja) 2020-01-08 2021-01-05 通信装置、産業機械及び通信方法

Publications (1)

Publication Number Publication Date
CN114982208A true CN114982208A (zh) 2022-08-30

Family

ID=76787965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180008522.4A Pending CN114982208A (zh) 2020-01-08 2021-01-05 通信装置、工业机械及通信方法

Country Status (5)

Country Link
US (1) US20230033295A1 (zh)
JP (1) JPWO2021141008A1 (zh)
CN (1) CN114982208A (zh)
DE (1) DE112021000269T5 (zh)
WO (1) WO2021141008A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814643A (ja) * 1981-07-20 1983-01-27 Toshiba Corp デイジタル信号受信回路
JPH01245738A (ja) * 1988-03-28 1989-09-29 Matsushita Electric Works Ltd 符号再生方式
US6529148B1 (en) * 2002-03-11 2003-03-04 Intel Corporation Apparatus and method for acquisition of an incoming data stream
US20090122635A1 (en) * 2007-11-12 2009-05-14 Micron Technology, Inc. Selective edge phase mixing
CN101729237A (zh) * 2008-10-17 2010-06-09 富士施乐株式会社 串行信号接收装置、串行发送系统、和串行发送方法
CN101800635A (zh) * 2009-02-09 2010-08-11 索尼公司 信号处理装置与信号处理方法
CN102594741A (zh) * 2011-01-06 2012-07-18 三美电机株式会社 通信电路以及采样调整方法
JP2012244537A (ja) * 2011-05-23 2012-12-10 Ricoh Co Ltd データリカバリ方法およびデータリカバリ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031951A (ja) * 1998-07-15 2000-01-28 Fujitsu Ltd バースト同期回路
JP3841762B2 (ja) * 2003-02-18 2006-11-01 ファナック株式会社 サーボモータ制御システム
US7627029B2 (en) * 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
CN101657991B (zh) * 2007-04-17 2013-05-22 皇家飞利浦电子股份有限公司 分组报头结构
US8705603B2 (en) * 2008-02-05 2014-04-22 Vitesse Semiconductor Corporation Adaptive data recovery system with input signal equalization
US8923465B2 (en) * 2008-05-19 2014-12-30 Freescale Semiconductor, Inc. Method for sampling data and apparatus therefor
JP2010130138A (ja) * 2008-11-26 2010-06-10 Omron Corp 情報処理装置および方法、並びにプログラム
US8411811B2 (en) * 2010-05-07 2013-04-02 Stmicroelectronics Pvt. Ltd. High jitter and frequency drift tolerant clock data recovery
TWI406504B (zh) * 2010-12-30 2013-08-21 Sunplus Technology Co Ltd 利用過取樣的資料回復裝置及其方法
JP6247247B2 (ja) 2015-04-10 2017-12-13 ファナック株式会社 制御システム
US9906265B1 (en) * 2015-10-08 2018-02-27 uAvionix Corporation Manchester correlator
US9483340B1 (en) * 2015-09-09 2016-11-01 Juniper Networks, Inc. Estimating bit error rate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814643A (ja) * 1981-07-20 1983-01-27 Toshiba Corp デイジタル信号受信回路
JPH01245738A (ja) * 1988-03-28 1989-09-29 Matsushita Electric Works Ltd 符号再生方式
US6529148B1 (en) * 2002-03-11 2003-03-04 Intel Corporation Apparatus and method for acquisition of an incoming data stream
US20090122635A1 (en) * 2007-11-12 2009-05-14 Micron Technology, Inc. Selective edge phase mixing
CN101729237A (zh) * 2008-10-17 2010-06-09 富士施乐株式会社 串行信号接收装置、串行发送系统、和串行发送方法
CN101800635A (zh) * 2009-02-09 2010-08-11 索尼公司 信号处理装置与信号处理方法
CN102594741A (zh) * 2011-01-06 2012-07-18 三美电机株式会社 通信电路以及采样调整方法
JP2012244537A (ja) * 2011-05-23 2012-12-10 Ricoh Co Ltd データリカバリ方法およびデータリカバリ装置

Also Published As

Publication number Publication date
WO2021141008A1 (ja) 2021-07-15
JPWO2021141008A1 (zh) 2021-07-15
US20230033295A1 (en) 2023-02-02
DE112021000269T5 (de) 2022-11-17

Similar Documents

Publication Publication Date Title
CN111274178B (zh) 正交检测和校正设备及方法
US20040239546A1 (en) A/d conversion method and apparatus
JP7343617B2 (ja) 通信装置、産業機械及び通信品質判定方法
US7622978B2 (en) Data holding circuit and signal processing circuit
EP1752740B1 (en) Method and Circuit for interpolating an Encoder Output
US10797984B1 (en) Systems and methods for timestamping a data event
US7135904B1 (en) Jitter producing circuitry and methods
US8711996B2 (en) Methods and apparatus for determining a phase error in signals
US20030190006A1 (en) Data recovery circuit
CN114982208A (zh) 通信装置、工业机械及通信方法
US20210176153A1 (en) Systems and methods for measuring latency in a network device
US20030043935A1 (en) Signal receiver apparatus and method for detecting logic state represented by an input signal and semiconductor integrated circuit device having the same
US10680792B1 (en) Systems and methods for timing a signal
US7109769B2 (en) PWM signal generator
EP1987644B1 (en) Data communication method, data transmission and reception device and system
US20070170969A1 (en) Electronic system having a clock signal correcting device
US12028232B2 (en) Systems and methods for timing a signal
CN115132114A (zh) 频率补偿方法、补偿电路及显示装置
CN115878536A (zh) 串行总线的通信方法、串行总线的数据信号采样电路及采样方法
CN114342311B (zh) 用于同步串行数据传输的装置和方法
US8175194B2 (en) Signal receiving apparatus and signal processing method
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
US20030118138A1 (en) High speed differential data sampling circuit
US11750183B1 (en) Clock signal generator and clock signal generating method thereof
CN116505919B (zh) 一种脉冲信号捕获电路、微处理芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination