JP6247247B2 - 制御システム - Google Patents
制御システム Download PDFInfo
- Publication number
- JP6247247B2 JP6247247B2 JP2015080825A JP2015080825A JP6247247B2 JP 6247247 B2 JP6247247 B2 JP 6247247B2 JP 2015080825 A JP2015080825 A JP 2015080825A JP 2015080825 A JP2015080825 A JP 2015080825A JP 6247247 B2 JP6247247 B2 JP 6247247B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- noise
- output device
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
- G05B19/0425—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24215—Scada supervisory control and data acquisition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
また、特許文献2に開示される技術では、外部ノイズにより生じる前記位相差を検出することで、外部ノイズの侵入の有無は検知できたが、外部ノイズ混入経路については特定することができない。
以下、本発明を実施すための形態について、図1に示す制御システムの構成図に基づいて説明する。
本発明の制御システム1は、シリアル通信機能を有する制御装置10と複数の入出力装置(IOユニット)21〜25がデイジーチェーン接続された構成を備えており、各入出力装置21〜25は、上流の装置からの通信データを受信する回路と、下流の装置からの通信データを受信する回路にノイズ検出回路を設けた構成とする。また、各入出力装置21〜25は、複数の電源装置31〜33から電力供給を受けている。
●ケース1:入出力装置の電源部(電源装置および電源線)に外部ノイズが混入した場合
電源部に外部ノイズが混入した入出力装置内部の上流および下流側両方のノイズカウンタと、前記入出力装置から下流側の入出力装置内部の上流側のノイズカウンタと、前記入出力装置から上流側の入出力装置内部の下流側のノイズカウンタだけ、カウンタ値が上昇する。
外部ノイズが混入した通信線から見て上流側の入出力装置内部の下流側のノイズカウンタと、前記通信線から見て下流側の入出力装置内部の上流側のノイズカウンタだけ、カウンタ値が上昇する。また、シリアル通信信号には上流方向と下流方向で同じ条件でノイズが混入することから、前述の2つのノイズカウンタの値は等しくなる。したがって、ノイズカウンタの値を比較することにより、電源部に外部ノイズが混入する場合との切り分けが可能になる。
●ケース1の場合:
ノイズの混入経路の特定手段として、例えば図4(a)に示すように入出力装置23の電源装置31に外部ノイズが混入した場合を考える。なお、以下では、入出力装置21における上流側ノイズカウンタに符号41a、下流側ノイズカウンタに符号41b、入出力装置22における上流側ノイズカウンタに符号42a、下流側ノイズカウンタに符号42bといったルールで符号を付与して説明する。
上記経路上でシリアル通信信号は外部ノイズの影響を受けないために、入出力装置21が備えるノイズカウンタ41a(図示せず)、および入出力装置22が備えるノイズカウンタ42aでのノイズカウンタでのカウンタ値は上昇しない。
入出力装置22から入出力装置23へ送信されるシリアル通信信号は正常な通信信号である。しかしながら、入出力装置23の電源装置31に外部ノイズが混入していることから、入出力装置23内部の回路でシリアル通信信号の波形は歪んでしまう。したがって、ノイズカウンタ43aではカウンタ値は上昇する。
入出力装置23の電源装置31に外部ノイズが混入していることから、入出力装置23から入出力装置24へ送信される通信信号は異常な通信信号になる。このとき、ノイズカウンタ44aではカウンタ値は上昇する。
リクロック機能を持つ入出力装置では、シリアル信号が入出力装置内部に入力されると、前記シリアル信号は前記入出力装置内部の制御用LSI内の回路で一旦ビットストリームデータとしてバッファリングされた後に、自身の内部動作クロックに基づきシリアル信号として再度出力される。したがって、入出力装置24に入力される通信信号は異常な信号になっているが、入出力装置24から下流方向に出力される通信信号は、ノイズによる歪を含まない波形となる。そのため、入出力装置24以降の入出力装置内部のノイズカウンタではカウンタ値は上昇しない。
入出力装置24から送信された通信信号は、入出力装置23で電源装置31に外部ノイズが混入していることから、入出力装置23には異常な通信信号が受信される。したがって、ノイズカウンタ43bではカウンタ値は上昇する。
入出力装置23の電源装置31に外部ノイズが混入していることから、入出力装置23から入出力装置22へ送信される通信信号は異常な通信信号になる。このとき、ノイズカウンタ42bではカウンタ値が上昇する。
入出力装置22から上流方向に出力される通信信号は正常な通信信号である。そのため、入出力装置22から上流方向のノイズカウンタではカウンタ値は上昇しない。
次に、ノイズの混入経路の特定手段として、装置間を接続する通信線に外部ノイズが混入した場合について考える。例えば、図6(a)に示すように入出力装置22と入出力装置23を接続する通信線に外部ノイズの混入があった場合では下記のようになる。
上記経路上でシリアル通信信号は外部ノイズの影響を受けないために、入出力装置21が備えるノイズカウンタ41a(図示せず),および入出力装置22が備えるノイズカウンタ42aでのカウンタ値は上昇しない。
入出力装置22と23を接続する通信線から外部ノイズが混入していることから、入出力装置23に入力されるシリアル通信信号の波形は歪んでいると考えられる。そのため、ノイズカウンタ43aではカウンタ値は上昇する。
前述のとおり、リクロック機能を有する入出力装置では歪んだ通信波形が入力されても、正常な通信信号が出力される。そのため、入出力装置23のリクロック機能によりデータは正常なデータとなり、入出力装置24から下流側の入出力装置内部のノイズカウンタではカウンタ値は上昇しない。
入出力装置22と23を接続する通信線から外部ノイズが混入していることから、入出力装置22に入力されるシリアル通信信号の波形は歪んでいると考えられる。そのため、ノイズカウンタ42bではカウンタ値は上昇する。
入出力装置22から上流方向に出力される通信信号は正常な通信信号である。そのため、入出力装置21が備えるノイズカウンタ41b(図示せず)ではカウンタ値は上昇しない。
本実施形態では、複数の入出力装置に対する電源装置の接続形態に係る情報に基づいて、電源部における電源装置や電源線に混入する外部ノイズの混入経路を特定する例を示す。本実施形態における制御システムの基本的な構成は第1の実施形態と同様である。
ここで入出力装置の動作電源は、電源装置から供給されている。この電源装置は、入出力装置と1対1に接続されている必要はない。むしろ省スペース化やコストカットを目的として、1つの電源装置から複数の入出力装置に対して電源を供給している場合も多い。
例えば、第2の実施形態において制御システムにおける電源装置の接続形態は手動で入力しているが、電源装置に係る情報を取得できる構成を備えた入出力装置を用いる場合には、電源装置の接続形態に係る情報を自動的に取得する構成としてもよい。
10 制御装置
21〜25 入出力装置
31〜33 電源装置
40〜44b ノイズカウンタ
50 ノイズ検出回路
51 位相検出回路
52 位相比較器
53 基準クロック回路
54 位相判定回路
55 記録手段
Claims (1)
- シリアル通信機能を有する制御装置とリクロック機能を有する複数の入出力装置がデイジーチェーン接続された制御システムであって、
前記入出力装置は、
シリアル通信により受信したシリアルデータの立ち上がりあるいは立ち下がりエッジの位相を検出し、前記シリアルデータの立ち上がりあるいは立ち下がりエッジの位相と基準クロックの位相との間の位相差を位相差データとして出力する位相検出回路と、
前記位相検出回路から出力される前記位相差データが予め設定された範囲を超えたか否かを判定し、前記位相差データが予め設定された範囲を超えたと判定した場合に判定信号を出力する位相判定回路と、
前記位相判定回路が出力した前記判定信号の回数を記録する第1の記録手段と、
を備え、
前記制御装置は、
前記シリアル通信機能により前記入出力装置の第1の記録手段が記録した各入出力装置の前記判定信号の回数を取得する取得手段と、
前記取得手段により取得した前記各入出力装置の前記判定信号の回数に基づいてノイズの混入経路を特定するノイズ特定手段と、
前記ノイズ特定手段により特定したノイズの混入経路を通知する通知手段と、
前記複数の入出力装置に接続された電源装置の接続形態を入力する入力手段と、
前記入力手段により入力した前記電源装置の接続形態を記録する第2の記録手段と、
を備え、
前記ノイズ特定手段は、前記シリアル通信機能により取得した前記各入出力装置の前記判定信号の回数と、前記第2の記録手段により記録された前記電源装置の接続形態に基づいてノイズの混入経路を特定する、
ことを特徴とする制御システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015080825A JP6247247B2 (ja) | 2015-04-10 | 2015-04-10 | 制御システム |
DE102016003881.0A DE102016003881B4 (de) | 2015-04-10 | 2016-04-01 | Steuersystem |
US15/091,633 US9806878B2 (en) | 2015-04-10 | 2016-04-06 | Control system |
CN201610218836.8A CN106054691B (zh) | 2015-04-10 | 2016-04-08 | 控制系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015080825A JP6247247B2 (ja) | 2015-04-10 | 2015-04-10 | 制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016201687A JP2016201687A (ja) | 2016-12-01 |
JP6247247B2 true JP6247247B2 (ja) | 2017-12-13 |
Family
ID=56986697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015080825A Active JP6247247B2 (ja) | 2015-04-10 | 2015-04-10 | 制御システム |
Country Status (4)
Country | Link |
---|---|
US (1) | US9806878B2 (ja) |
JP (1) | JP6247247B2 (ja) |
CN (1) | CN106054691B (ja) |
DE (1) | DE102016003881B4 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6959214B2 (ja) | 2018-11-29 | 2021-11-02 | ファナック株式会社 | 数値制御装置 |
WO2021114223A1 (zh) * | 2019-12-13 | 2021-06-17 | 原见精机股份有限公司 | 自动化设备及其安全装置 |
CN114982208A (zh) | 2020-01-08 | 2022-08-30 | 发那科株式会社 | 通信装置、工业机械及通信方法 |
JP7343617B2 (ja) * | 2020-01-08 | 2023-09-12 | ファナック株式会社 | 通信装置、産業機械及び通信品質判定方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3477983B2 (ja) * | 1996-04-02 | 2003-12-10 | オムロン株式会社 | 制御通信システム |
WO2005033812A1 (ja) * | 2003-10-06 | 2005-04-14 | Mitsubishi Denki Kabushiki Kaisha | シーケンス制御装置 |
JP2007219642A (ja) * | 2006-02-14 | 2007-08-30 | Fanuc Ltd | 制御システム |
JP4420009B2 (ja) * | 2006-11-02 | 2010-02-24 | セイコーエプソン株式会社 | 非同期シリアル通信方法及び非同期シリアル通信装置 |
JP5131026B2 (ja) | 2008-05-20 | 2013-01-30 | 富士通株式会社 | 無線基地局システム並びに制御装置及び無線装置 |
JP4616370B2 (ja) * | 2008-06-18 | 2011-01-19 | ファナック株式会社 | シリアルデータの劣化検出回路を有する制御回路 |
US7920053B2 (en) * | 2008-08-08 | 2011-04-05 | Gentex Corporation | Notification system and method thereof |
JP5160525B2 (ja) * | 2009-11-10 | 2013-03-13 | 富士通テレコムネットワークス株式会社 | 故障情報装置 |
US8930740B2 (en) * | 2010-02-23 | 2015-01-06 | Rambus Inc. | Regulation of memory IO timing using programmatic control over memory device IO timing |
JP5596143B2 (ja) * | 2010-06-29 | 2014-09-24 | パナソニック株式会社 | 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置 |
CN104472017B (zh) * | 2012-03-30 | 2017-08-25 | 奥斯兰姆施尔凡尼亚公司 | 用于通信的路径上的能量传递 |
JP5638045B2 (ja) | 2012-09-20 | 2014-12-10 | ファナック株式会社 | 着脱可能なフィルタ回路を有する数値制御システム |
US9158679B2 (en) * | 2012-10-10 | 2015-10-13 | Rambus Inc. | Data buffer with a strobe-based primary interface and a strobe-less secondary interface |
EP2954266A1 (en) * | 2013-02-05 | 2015-12-16 | Helioslite | Tracking photovoltaic solar system, and methods for installing or for using such tracking photovoltaic solar system |
JP5689498B2 (ja) * | 2013-05-08 | 2015-03-25 | ファナック株式会社 | シリアル通信制御回路 |
US10061016B2 (en) * | 2014-12-29 | 2018-08-28 | Texas Instruments Incorporated | Phase noise measurement in a cascaded radar system |
-
2015
- 2015-04-10 JP JP2015080825A patent/JP6247247B2/ja active Active
-
2016
- 2016-04-01 DE DE102016003881.0A patent/DE102016003881B4/de active Active
- 2016-04-06 US US15/091,633 patent/US9806878B2/en active Active
- 2016-04-08 CN CN201610218836.8A patent/CN106054691B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9806878B2 (en) | 2017-10-31 |
DE102016003881A1 (de) | 2016-10-13 |
JP2016201687A (ja) | 2016-12-01 |
CN106054691B (zh) | 2018-10-19 |
US20160301521A1 (en) | 2016-10-13 |
DE102016003881B4 (de) | 2018-09-27 |
CN106054691A (zh) | 2016-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6247247B2 (ja) | 制御システム | |
JP4885316B2 (ja) | 試験装置および試験方法 | |
US9146797B2 (en) | Method for ensuring remediation of hung multiplexer bus channels | |
US9645898B2 (en) | Storage control device and control device for detecting abnormality of signal line | |
US10088827B2 (en) | Numerical control device acquiring alarm information from connected IO unit | |
US20100312986A1 (en) | Semiconductor integrated circuit | |
JP2010218510A (ja) | 状態監視システムおよび状態監視方法 | |
JP2018194336A (ja) | 異常検知装置および異常検知方法 | |
EP3623826A1 (en) | Error detection within an integrated circuit chip | |
CN104809038B (zh) | 一种fifo异常处理方法及装置 | |
JP5638045B2 (ja) | 着脱可能なフィルタ回路を有する数値制御システム | |
JP3953467B2 (ja) | チップ中の欠陥を検出し報告するためのシステム | |
US7889067B2 (en) | Alarm information processing device and alarm information processing method | |
JP2020145356A (ja) | 集積回路装置 | |
JP7369028B2 (ja) | ノイズ環境診断機能付き通信回路およびユニット | |
JP2013206078A (ja) | チェック装置、コマンドチェック機能付きメモリシステム、及び、方法 | |
JP5407382B2 (ja) | 出力モジュールの誤出力防止方式 | |
JP2019106053A (ja) | 半導体装置 | |
EP4343339A1 (en) | Measurement application device, postprocessing device, meth-od and non-transitory computer-readable medium | |
JP2002091799A (ja) | 状態監視システム | |
US8947228B2 (en) | Diagnostics of hot-standby/redundant owner system in an EtherNet/IP adapter device | |
JP2011258055A (ja) | 情報処理システム及び情報処理システムの障害処理方法 | |
JP2006227674A (ja) | 信号検出装置 | |
JPS6161427B2 (ja) | ||
JP2012194790A (ja) | 障害検出方法、制御装置、マルチプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6247247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |