WO2005033812A1 - シーケンス制御装置 - Google Patents

シーケンス制御装置 Download PDF

Info

Publication number
WO2005033812A1
WO2005033812A1 PCT/JP2003/012778 JP0312778W WO2005033812A1 WO 2005033812 A1 WO2005033812 A1 WO 2005033812A1 JP 0312778 W JP0312778 W JP 0312778W WO 2005033812 A1 WO2005033812 A1 WO 2005033812A1
Authority
WO
WIPO (PCT)
Prior art keywords
identification code
start signal
code assignment
control device
assignment
Prior art date
Application number
PCT/JP2003/012778
Other languages
English (en)
French (fr)
Inventor
Shinichi Yuzawa
Satoshi Udou
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to PCT/JP2003/012778 priority Critical patent/WO2005033812A1/ja
Priority to JP2005509324A priority patent/JP4353943B2/ja
Priority to DE10393614T priority patent/DE10393614B4/de
Priority to US10/530,360 priority patent/US7009913B2/en
Publication of WO2005033812A1 publication Critical patent/WO2005033812A1/ja

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1113—Address setting
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21034—Address I-O

Definitions

  • the present invention relates to a sequence control device including a control device and a plurality of controlled devices.
  • Sequence 1 to set the number (device number).
  • a distributed control system is often constructed by configuring a sequence control device for controlling the control target equipment with one control device and a plurality of controlled devices. At this time, the number of paths connected to the controlled device is often several tens.
  • Patent Document 1 in an electronic exchange system, device numbers are automatically set to a plurality of devices constituting the electronic exchange system.
  • a reference device and a plurality of devices are serially connected by two signal lines, respectively, and the reference device has two basic signals A and B having a predetermined delay difference.
  • the first device detects the delay difference between the basic signals A and B, sets the device number of the own device (first device) based on the detected delay difference, and receives the received basic signals A and B.
  • the basic signals A and B to which a further predetermined delay difference is given To the second device via two signal lines.
  • the second device detects the delay difference between the received basic signals A and B to which the further delay difference is added, and sets the device number of the own device (the second device) based on the detected delay difference.
  • a predetermined delay difference is further provided to the received basic signals A and B, and the basic signals A and B to which the delay difference has been added are transmitted to the third device via two signal lines.
  • the third, fourth,... Devices perform similar processing.
  • the device number of the reference device is “1”, and the delay difference for two clocks is determined to correspond to the numerical value “1 J.”
  • the basic signals A and B sent from the reference device 1 have a delay difference of four clocks.
  • the first device receives the basic signals A and B, sets its own device number to “2”, and adds a further delay difference to A and B to the basic signal.
  • basic signals A and B having a delay difference of 6 clocks are sent to the second device.
  • the second device that receives the basic signals A and B with a delay difference of 6 clocks sets the device number of its own device to “3” and adds a further delay difference to A and B to the basic signal.
  • basic signals A and B with a delay difference of 8 clocks are sent to the third device.
  • Such an error detection unit for the basic signal can be omitted by making it common with the data transmission unit.However, when adding a controlled device to the sequence control unit, wait until the end of data transmission to identify the unit. There is a problem that the identification code assignment process must be performed by performing the code assignment process or by interrupting the data transmission, and the identification code assignment process cannot be performed during the data transmission.
  • the present invention has been made in view of the above, and an object of the present invention is to provide a low-cost sequence control device without erroneously assigning an identification code due to the influence of noise.
  • Patent Document 1 Japanese Patent Application Laid-Open No. Sho 644-68862 Disclosure of the Invention
  • the control device includes a first transmission unit that outputs a first identification code application start signal that simultaneously notifies all controlled devices that the application of the identification code is to be started, A second identification code application start signal for notifying the controlled device connected adjacent to the own device that the application of the identification code is started and an identification code application for notifying the end of the application of the identification code.
  • a second transmission unit that outputs an end signal, wherein each of the controlled devices is an identification code for detecting the first and second identification code assignment start signals and the identification code assignment end signal.
  • an identification code is assigned based on the first identification code assigned to the own device.
  • Identification code assigning means And a third transmitting means for notifying the controlled device of the subsequent stage of the separate code addition start signal and the identification code addition end signal.
  • each of the controlled devices is simultaneously notified by the first identification code assignment start signal that the first transmitting means of the control device starts the operation of assigning the identification code
  • the second transmission means of the control device is The transmitting means notifies only the controlled device adjacent to the control device of the second identification code assignment start signal.
  • FIG. 1 is a block diagram showing a configuration of a sequence control device according to the present embodiment of the present invention
  • FIG. 2 is a circuit diagram showing a detailed configuration of a controlled device shown in FIG.
  • FIG. 3 is an example of a timing chart in which the sequence control device assigns two identification codes to a controlled device adjacent to the control device.
  • FIG. 4 is a timing chart in which the sequence control device is adjacent to the controlled device. This is an example of a timing chart in which one identification code is assigned to each of them.
  • FIG. 1 is a block diagram showing a configuration of a sequence control device according to the present embodiment of the present invention.
  • the sequence control device according to the present embodiment of the present invention includes a control device 10 and n (n is a natural number) controlled devices 21 to 2 n.
  • the controlled device 21 is the first controlled device from the control device 10
  • the controlled device 22 is the second controlled device from the control device 10,...,
  • the control device 10 transmits a first identification code assignment start signal for notifying the controlled devices 21 to 2n of the start of the identification code assignment via a data transmission communication path. In addition, the control device 10 notifies the first controlled device 21 adjacent to the own device of the start of the individual identification code assignment via a transmission path different from the data transmission communication path. A second identification code assignment start signal and an identification code assignment end signal for notifying the end of the assignment of the identification code are output.
  • the control device 10 includes a timing generation section 120, a transmission section 100 (first transmission means in the claims), and a clock section 110 (clock in the claims). Means) and a delay unit 130 (second transmitting means in the claims).
  • the timing generation section 120 generates an identification code assignment signal (identification code assignment start signal and identification code assignment end signal) for controlling the timing of assigning an identification code to the controlled devices 21 to 2n.
  • the timing generation section 120 outputs an identification code assignment start signal to the transmission section 101, the clock section 110, and the delay section 130 via the transmission path 122. Further, when the timing generation section 120 receives from the clock section 110 via the transmission path 111 a notification indicating that the identification code addition time has elapsed, the timing generation section 120 via the transmission path 121 An identification code addition end signal is output to delay section 130.
  • the transmission unit 100 transmits the identification code assignment start signal input from the identification code assignment timing generation unit 120 via the transmission path 121 to the controlled devices 21 to 2 via the communication path 101. Send to n. Specifically, for example, the transmission delay between units in data transmission is set to be within an error range, and the transmission method is determined so that modulation and demodulation codes are always performed at a fixed timing. Then, the transmitting unit 100 generates a frame in which each of the receiving units 200 of the controlled devices 21 to 2 n has given a code that can be recognized as a specific frame, and generates one of the data of the data transfer. Transmits the first identification code addition start signal as a part.
  • the transmission unit 100 when transmitting the first identification code assignment start signal as a part of data, the transmission unit 100 outputs the first identification code assignment start signal to the controlled device 21 adjacent to the first identification code assignment start signal.
  • the time relationship with the second identification code assignment start signal is adjusted. Specifically, the second identification code starts to be supplied to the controlled device 21 before the timing at which the controlled device 21 to 2 n acquires the first identification code addition start signal from a part of the data received.
  • the data including the first identification code assignment start signal is delayed by a predetermined time from the timing of the second identification code assignment start signal output by the delay unit 130, and is transmitted through the communication path. Output to 101.
  • the delay unit 130 adjusts the timing of the identification code assignment signal input via the transmission path 122. Specifically, a part of the data received by the controlled devices 21 to 2 ⁇ ⁇ the second identification code assignment start signal to the controlled device 21 after the timing of acquiring the first identification code assignment start signal. In this case, the delay unit 130 delays the identification code addition start signal by a predetermined time. Then, it outputs to the controlled device 21 a second identification code assignment start signal obtained by delaying the identification code assignment start signal by a predetermined time. The second identification code assignment start signal was output to the controlled device 21 shortly after the controlled device 21 to 2 ⁇ obtained the first identification code assignment start signal from a part of the received data.
  • the delay unit 130 passes the input identification code assignment start signal and identification code assignment end signal through and outputs them to the controlled device 21. That is, the delay unit 130, together with the transmission unit 100, starts the first identification code assignment start signal for the controlled devices 21 to 2 ⁇ and the second identification code assignment start output to the controlled device 21. Adjust the timing with the signal.
  • the second identification code assignment start signal output to the controlled device 21 is input to the level detection unit 240 via the identification code assignment timing input 243 of the controlled device 21.
  • the clock unit 110 measures the time required to assign an identification code to the controlled devices 21 to 2 ⁇ . More specifically, the measurement starts when an identification code addition start signal is input from the timing generation section 120 via the transmission path 122. When the time required for assigning the identification code to the controlled devices 21 to 2 ⁇ elapses, the end of the identification code assignment for notifying that the identification code assignment time has elapsed via the transmission path 111 is determined. Output to generator 120. Each of the controlled devices 21 to 2n assigns an identification code when receiving the first identification code assignment start signal and the second identification code assignment start signal for its own device.
  • the controlled devices 2l to 2n When the controlled devices 2l to 2n receive the second identification code assignment start signal for the own device, the controlled devices 2l to 2n delay the second identification code assignment start signal by a time corresponding to the number of identification codes for the own device. Then, it outputs the delayed second identification code addition start signal to a controlled device adjacent to the control device 10 farther from the own device than the own device (hereinafter, referred to as a subsequent controlled device).
  • the controlled devices 21 to 2n receive the identification code assignment end signal, they output an identification code assignment end signal to the controlled device at the subsequent stage. In other words, the controlled devices 21 to 2n assign an identification code to their own devices, and sequentially transmit a second identification code assignment start signal and an identification code assignment end signal to a subsequent controlled device.
  • the controlled devices 21 to 2 n all have the same function. Here, a detailed configuration will be described using the controlled device 21 as an example.
  • the controlled device 21 includes a receiving section 200 (identification code adding signal detecting means in the claims), a clock section 210, and a delay section 230 (in the claims). (A third transmitting means), a level detecting section 240 (identification code adding time detecting means in the claims), and an ID adding section 250 (identification code adding in the claims) Means).
  • the receiving unit 200 receives the data transmitted from the transmitting unit 100 of the control device 10 via the communication path 101, and acquires a first identification code assignment start signal. Specifically, a first identification code assignment start signal is obtained by receiving a frame that has been given a code that can be recognized as a certain unique frame transmitted by the transmission unit 100 of the control device 10. The receiving unit 200 outputs a start timing acquisition signal indicating that the first identification code assignment start signal has been acquired to the clock unit 210 and the level detection unit 240 via the transmission path 201. You.
  • the clock unit 210 When a start time acquisition signal is input via the transmission path 201, the clock unit 210 initializes the force value and starts counting up from zero. Then, the count value 211 from the identification code application start signal is output to the ID application section 250.
  • the upper limit of the count-up of the clock section 210 is the value of the identification code given by the sequence controller. When the count value exceeds the upper limit value, the clock unit 110 outputs excess information notifying that overflow has occurred to the level detection unit 240.
  • the clock unit 210 outputs the count-up interval to the level detection unit 240 and the delay unit 230 as the count-up timing 212.
  • the count-up interval is set to be equal to or longer than the error detection width of data transmission.
  • a coding technique such as a cyclic code has been used for error detection of data transmission.
  • error detection using a cyclic code there is a maximum value at which a continuous error can be detected for each coding method, and an error of a bit continuous beyond a certain value cannot be detected.
  • the maximum time for error detection can be calculated by multiplying the maximum number of bits that can detect consecutive errors by the time required for 1-bit transmission.
  • the maximum time during which the error can be detected is defined as an error detection width.
  • the counter up-timing 2 12 is used for the data transmission of the data transmission by a simple method when the control device 10 of the sequence control device of the present invention assigns an identification code to the controlled devices 21 to 2 n. If a data error occurs within the time guaranteed by the error detection, it is used to interrupt the assignment of the identification code.
  • the level detection unit 240 includes a start timing acquisition signal input via the transmission path 201, and a second identification code start and identification input from the identification code assignment timing input 243 of the own device. From the sign assignment end signal, an identification sign assignment state 1 timing 2 41 and an identification sign assignment state 2 timing 2 42 are generated. The identification code assignment status 1 timing 2 41 notifies the end of the assignment of the identification code, and the identification code assignment status 2 timing 2 42 is the number of the first identification code of the identification code assigned to the own device. Notification of the timing for determining The level detection unit 240 outputs the identification code assignment state 1 timing 2 41 to the delay unit 230 and the identification code assignment state 2 timing 2 42 to the ID assignment unit 250 and the delay unit 230. I do.
  • the level detection unit 240 detects a level change due to noise between the time when the start time acquisition signal and the second identification code assignment start signal of the own device are received and the identification code assignment end signal is detected.
  • the assignment of the identification code is completed according to the identification code assignment state 1 timing 2 41 (interruption) To the delay unit 230.
  • the delay unit 230 outputs the identification code assignment state 2 timing 2 42 which is delayed according to the value of the identification code assigned to the own device in units of the count-up timing 212, and outputs the identification code assignment timing 2 3 1 Output to The identification code assignment state 2 after the delay 2 timing 2 42 is transmitted to the subsequent controlled device and the ID assigning section 250 (the signal transmitted to the subsequent controlled device is transmitted to the subsequent controlled device). This is the second identification code assignment start signal for). Also, when the end of the assignment of the identification code is notified from the level detection circuit 240 by the identification code assignment state 1 timing 2 41, the delay unit 230 immediately proceeds to the identification code assignment state 2 timing 2 4 The delay processing of step 2 is interrupted, and the end of the identification code is immediately output to the identification code addition timing output 2 31.
  • the ID assigning unit 250 latches the count value 211 in accordance with the identification code assignment state 2 timing 242 and completes the identification code assignment in accordance with the identification code assignment state 1 timing 241.
  • FIG. 2 is an example of a circuit diagram showing a detailed configuration of the controlled device 21 shown in FIG.
  • the receiving unit 200 receives the data transmitted from the transmitting unit 100 of the control device 10 via the communication path 101, and acquires a first identification code assignment start signal.
  • the receiving unit 200 sends a start timing acquisition signal indicating that the first identification code assignment start signal has been acquired via the transmission path 201 to the CLR terminal of the counter 21 3 and the one-shot circuit 24 Output to 4 clock terminal.
  • the clock unit 210 includes a transmitter 214 and a counter 213.
  • the oscillator 214 outputs pulses (system clock) at fixed time intervals to the clock terminal of the counter 211.
  • the counter 2 13 When the start timing acquisition signal is input, the counter 2 13 initializes the count value 2 11 (sets the count value to “0”) and counts the number of system clocks generated by the oscillator 2 14. Count.
  • the counter 21.3 outputs a predetermined upper bit in the binary number of the count value to the data terminal of the flip-flop 251, as the count value 211.
  • the counter 2 1 3 counts the count value output as the count value 2 1 1
  • the output one digit lower than the predetermined high-order bit in the binary number is counted up timing 2 12 as flip-flops 2 46, 2 32 2-1 to 2 32-m (0 ⁇ m, m is an integer), 2 33 Output to 3 clock pin.
  • a pulse having a cycle equal to the interval at which the count value 2 11 counts up is set as the count-up timing 2 12, and the flip-flop 2 4 6, 2 3 2-l to 2 3 2-m (0 ⁇ m, m Are integers) and output to the 2 3 3 clock terminals.
  • the upper limit of the count value of the counter 2 13 is equal to the value of the identification code given by the sequence controller.If the count value exceeds the upper limit, the count value of the counter 2 13 has overflowed. Is output to the CLR 2 terminal of the one-shot circuit 2'44.
  • the level detection unit 240 includes a pinion circuit 244, an OR gate 245 as a logical sum, and a flip-flop 246.
  • the one-shot circuit 244 holds the start timing acquisition signal input via the transmission path 201 as start information, and when the identification code assignment end signal is input, the excess information is output from the counter 213. If it has been input, or the identification code addition end signal input from its own device identification code addition timing input 24, the start information is deleted.
  • the one-shot circuit 244 outputs the start information to the OR gate 245 in negative logic. In other words, the one-shot circuit 244 keeps the output at "L" while holding the woman's table information.
  • the OR gate 245 includes a start information input from the one-shot circuit 244, a self-apparatus second identification code addition start signal and an identification code notified via the identification code addition timing input 243. Based on the assignment end signal and the identification code assignment state 1 timing 2 41 1 is set to flip-flop 2 4 6, 2 3 2-1 to 2 3 2-m, 2 3 3 SET terminal and flip-flop 2 4 Output to 6 clock terminal. Specifically, in the OR gate 245, the one-shot circuit 244 holds the start information, and the second identification code start signal of its own device (in this case, negative logic "L" is input).
  • Timing 2 41 is set to “L”, the one-shot circuit 244 erases the start information, or when the identification code addition end signal is input ( In this case, "H” is input.) Identification code assignment state 1 Timing 2 41 is set to "H”.
  • the flip-flop 246 delays the identification code assignment state 1 timing 241 by the count-up timing 221. If the end of the identification code addition signal does not come from the OR gate 245 before this time elapses, it is determined that the ID assignment is normal, and that the identification code assignment has transitioned to the next state.
  • the clock is output to the clock terminal of flip-flop 251, and the clock terminal of flip-flop 2 322-1. In this case, the flip-flop 246 sets the identification code assignment state 2 timing 242 to "L" to notify that the state has transitioned.
  • the delay unit 230 includes a delay circuit 232 and a flip-flop 233.
  • the delay circuit 2 32 has a number of flip-flops 2 3 2— :! 22 32 —m, and the flip-flop 2 is delayed by the number of power-up timings 2 12 corresponding to the number of identification codes for assigning the identification code assignment state 2 timing 2 42 as the identification code of the own device. 3 Output to 3 data input.
  • the controlled devices 2l to 2n determine the number of identification codes required for their own device in advance, and determine the number of flip-flops of the delay circuit according to the number of required identification codes. For example, if the required number of identification codes is 1, the number of flip-flops in the delay circuit 2 32 is 0, and the delay circuit 2 32 is not required. Further, when the number of necessary identification codes is 3, the number of flip-flops of the delay circuit 2 32 is 2, and the delay circuit 2 32 includes flip-flops 2 3 2-1 and 2 3 2-2.
  • the flip-flop 233 which is a half-cycle delay circuit, delays the output of the delay circuit 232 by a half cycle of the power-up timing 221 and shifts the identification code addition timing 231 to the register 252. Output to the LOAD terminal and the controlled device at the subsequent stage.
  • the identification code assignment timing 2 31 is a timing for assigning the identification code of the own device and a second identification code assignment start signal of the subsequent controlled device.
  • the ID assignment unit 250 includes a flip-flop 251, which is an ID assignment flip-flop, and a register 252, which is an ID assignment register.
  • Flip-flop The register 2 1 1 latches the count value 2 1 1 of the counter 2 1 3 according to the identification code addition state 2 timing 2 42 output at the timing when the identification code addition is recognized to be normal, and 5 Output to 2.
  • the count value latched by the flip-flop 25 1 is the leading identification code given to the controlled device.
  • the register 252 obtains an identification code assignment end signal from the identification code assignment timing output 231 of the controlled device, and holds the count value latched by the flip-flop 251 at the end of the identification code assignment.
  • the count value held by the register 255 is the leading identification code assigned to the own device, but the number of identification codes required by the own device is predetermined as described above. Therefore, all IDs can be given by retaining the leading identification code. For example, if the number of flip-flops in the delay circuit 232 is two, the number of flip-flops in the delay circuit 232 is the number obtained by subtracting 1 from the number of necessary identification codes. The number of codes is three. Therefore, if "3" is held in register 25, ID can be calculated as "3", "4", or "5".
  • the timing generation unit 120 of the control device 10 outputs an identification code assignment start signal to the transmission unit 100, the clock unit 110, and the delay unit 130 via the transmission path 122. .
  • the clock unit 110 starts measuring the time required to assign an identification code to the controlled device 2:!
  • the transmitting section 100 generates a frame including the first identification code addition start signal, and transmits the generated frame to the communication path 101 as a part of data for data transfer.
  • the delay unit 130 adjusts the timing of the identification code addition start signal, and outputs a second identification code addition start signal to the controlled device 21 in contact with the P.
  • the second identification code assignment start signal is input to the level detection unit 240 of the controlled device 21 via the transmission path 243 of the controlled device 21.
  • the receiving unit 200 of the controlled device 21 sends the control device 10 via the communication path 101
  • the data transmitted from the communication unit 100 is received, and a first identification code assignment start signal is obtained.
  • the receiving unit 200 of the controlled device 21 receives, via the transmission path 201 of the controlled device 21, a start timing acquisition signal indicating that the first identification code assignment start signal has been acquired, by the controlled device 2. 1 to the clock section 210 and the level detection section 240 of the controlled device 21.
  • the clock unit 210 of the controlled device 21 initializes the count value when the start timing acquisition signal is input, and starts counting up from zero.
  • the controlled devices 22 to 2n receive the data transmitted from the transmission unit 100 of the control device 10 via the communication path 101 similarly to the controlled device 21 and count up. Start.
  • the level detection unit 240 of the controlled device 21 receives the identification code application state 2 at the count-up timing 2 1 2 immediately after the start time acquisition signal is input and the second identification code application start is input. Generate timing 2 4 2. More specifically, after the count value 2 11 of the clock unit 2 10 of the controlled device 21 has counted up, it is delayed by a half cycle of the count-up interval to generate the identification code assignment state 2 timing 2 42. You.
  • the level detection unit 240 of the controlled device 21 outputs the identification code assignment state 2 timing 242 to the delay unit 230 and the ID assignment unit 250 of the controlled device 21.
  • the ID assigning unit 250 of the controlled device 21 temporarily holds the count value 2 1 1 of the clock unit 210 of the controlled device 21. .
  • the controlled device 22 to 2n has not input the start of the second identification code application to each controlled device. Therefore, since the level detection units 240 of the controlled devices 22 to 2n do not generate the identification code addition state 2 timing 212, the ID addition unit 250 does not perform temporary holding. That is, only the clock unit 210 of each of the controlled devices 22 to 2 n performs the counting operation.
  • the delay unit 2 30 of the controlled device 21 has a count-up timing 2 1, which is a number obtained by subtracting 1 from the number of identification codes for giving the identification code assignment state 2 timing 2 42 to the own device. Delay by 2 cycles.
  • the delay unit 230 of the controlled device 21 further delays the identification code assignment state 2 timing 2 42 after the delay by a half cycle of the count-up timing 2 1 2 to reduce the identification code assignment timing 2 31. Generate. Delayed part 2 of controlled device 2 1
  • the ID addition unit 250 of the controlled device 21 holds the count value held by one block as the identification code.
  • the delay unit 230 of the controlled device 21 causes the ID assigning unit 250 of the controlled device 21 to reduce the count value 211 by one.
  • the identification code assignment timing 2 31 is generated by delaying the timing 2 42 that is held when the timing 2 42 is counted up by a half cycle of the count-up timing 2 12. Therefore, after the ID assigning unit 250 of the controlled device 21 temporarily holds the count value 211, a half cycle of the power-up timing 211 is assigned an identification code to the controlled device 21. At the same time, the operation of assigning the identification code of the controlled device 22 is started.
  • the delay unit 230 of the controlled device 21 sends the count value 211 to the ID assigning unit 250 of the controlled device 21.
  • the identification code assignment timing 2 31 is generated by delaying the temporarily held identification code assignment state 2 timing 2 42 by 1.5 cycles of the count-up timing 2 1 2. Therefore, the ID code is assigned to the controlled device 21 after 1.5 cycles of the power-up timing 2 112 after the ID assigning unit 250 of the controlled device 21 temporarily holds the count value 211. Is given, and the operation of giving the identification code of the controlled device 22 is started. It is assumed that the number of identification codes assigned by each of the controlled devices 2 l to 2 n is set in advance before the operation of assigning identification codes.
  • the controlled device 2 1 has its own count value 2 1 1 subtracted 1 from the number of identification codes given by its own device from the value of the force value 2 1 1 held by its own ID assigning unit 250. At the timing of counting up by the number, It outputs a second identification code assignment start signal to controlled device 22.
  • the controlled device 2 1 When the self-count value 2 11 changes from “0” to “1”, a second identification code assignment start signal is output to the controlled device 22.
  • the controlled device 2 1 Outputs the second identification code assignment start signal to the controlled device 22 when the self-count value 2 1 1 changes from “1” to “2”.
  • the clock unit of the controlled device 22 Since the controlled device 22 has already obtained the identification code adding time from the data transmitted by the transmitting unit 100 of the control device 10 via the communication path 101, the clock unit of the controlled device 22 has At 210, the force increase from the mouth starts at the same time as the clock section 210 of the controlled device 21. Therefore, when the second identification code assignment start signal is input from the controlled device 2.1 to the level detection section 240 of the controlled device 22, the count value 2 1 1 of the controlled device 22 becomes the controlled value. This is a value obtained by adding the number of the identification code assigned to the controlled device 21 to the value indicating the leading identification code assigned to the device 21.
  • the level detection unit 2 40 0 of the controlled device 22 The count value 2 1 1 when the second identification code addition start signal is input to “2” is “2”.
  • the controlled device 22 2 performs the same operation as the above-described controlled device 21, assigns an identification code to its own device, and outputs a second identification code assignment start signal to the next controlled device. I do.
  • the n controlled devices 2 l to 2 n perform the same operation as the above-described controlled device 21 in the order in which they are connected near the control device 10, and give their own devices an identification code.
  • the clock unit 110 of the control device 10 is controlled by the controlled device 2 :! from when the identification code assignment start signal is input from the timing generation unit 120. Measurement of the time required to assign an identification code to ⁇ 2n has begun. Assigning an identification code to the controlled devices 2 1 to 2 n When the time required for the elapse of the time elapses, the clock unit 110 outputs, to the timing generation unit 120 via the transmission path 111, the end of the identification code addition notifying that the identification code addition time has elapsed.
  • the timing generation section 120 When the end of the identification code addition is notified, the timing generation section 120 outputs an identification code addition end signal to the delay section 130 via the transmission path 122.
  • the delay section 130 passes the identification code addition end signal through and outputs the signal to the controlled apparatus 21.
  • the identification code assignment end signal output from the delay unit 130 is input to the level detection unit 240 via the identification code assignment timing input 243 of the controlled device 21.
  • the level detection unit 240 of the controlled device 21 Upon detecting the identification code addition end signal, the level detection unit 240 of the controlled device 21 outputs the identification code addition end signal to the delay unit 230 of the own device immediately and detects the start information based on the start information acquisition signal. to erase. Upon detecting the identification code addition end signal, the delay unit 230 of the controlled device 21 outputs an identification code addition end signal to the identification code addition timing input 24 3 of the controlled device 22 immediately after detecting the identification code addition end signal.
  • the controlled devices 22 to 2 n repeat the same operation as that of the controlled device 21 when receiving the identification code assignment end signal from the identification code assignment timing input 24 3 of the own device, and assign the identification code.
  • An end signal is sequentially transmitted, and an identification code assignment end signal is transmitted to all controlled devices.
  • the second identification code assignment start signal for the subsequent controlled device is a signal obtained by delaying the identification code assignment state 2 timing 242, so that the controlled device has the second identification code for the subsequent controlled device. It does not output the identification code addition start signal.
  • Receiving section 200 receives the data transmitted from transmitting section 100 of control device 10 and acquires a first identification code addition start signal.
  • the receiving unit 200 sends a start timing acquisition signal indicating that the identification code assignment start signal has been acquired via the transmission path 201 to the CLR terminal of the counter 211 and the clock terminal of the one-shot circuit 244. Output. 'When the start time acquisition signal is input to the CLR pin, the counter 2 13 sets the count value 2 11 to "0" and then starts counting the number of system clocks generated by the oscillator 2 14 I do.
  • the one-shot circuit 244 holds the start time acquisition signal as start information when the signal is input. Then, while holding the start information, the one-shot circuit 244 sets the output to "L” and outputs the output to the OR gate 245.
  • the OR gate 245 is provided when the one-shot circuit 244 holds the start information, and when the one-shot circuit 244 receives the second identification code assignment start signal (in this case, negative logic “L” is input) of the own device.
  • Identification code assignment state 1 Timing 2 4 1 is set to "L”.
  • the flip-flop 246 latches the identification code assignment state 1 timing 241 with a half cycle delay from the change point of the count value 211 and outputs it as the identification code assignment state 2 timing 242.
  • the flip-flop 25 1 latches and temporarily holds the count value 2 11 of the counter 2 13 according to the identification code assignment state 2 timing 2 42.
  • the delay circuit 2 32 composed of 2 2 3 2-m is a power-up timing 2 1 2 corresponding to the number of identification codes for giving the identification giving state 2 timing 2 42 as the identification code of the own device. Delay by the number of.
  • the flip-flop 2 43 delays the delayed identification assignment state 2 timing 2 42 by a further half cycle of the count-up timing 2 12, and shifts the identification code assignment timing 2 3 1 to the register 25 2 and the subsequent stage. Output to the controlled device.
  • the register 25 2 holds the count value held in the flip-flop 25 1 by the identification code provision timing 2 31. That is, the top identification code assigned to the own device is held. Then, based on the held leading identification code, The identification code of the own device is given.
  • the one-shot circuit 2 4 4 To delete That is, the output of the one-shot circuit 244 is set to "H".
  • the flip-flops 2 4 6, 2 3 2-1 to 2 3 2-m, 2 3 3 suspend the delay operation by the identification code assignment state 1 timing 2 41, and enter the initial state. As a result, the assignment of the identification code is interrupted. Then, the flip-flop 233 immediately outputs the end of the identification code assignment to the identification code assignment timing input 243 of the subsequent controlled device.
  • FIG. 3 is an example of a timing chart of the controlled device 21 when the sequence control device assigns identification codes “0” and “1” to the controlled device 21
  • FIG. 5 is an example of a timing chart of the controlled device 22 when the control device 10 assigns identification codes “0” and “1” to the controlled device 21 and identification code “2” to the controlled device 22.
  • the timing at which the identification code assignment timing input 24 3 changes from “H” to “L” is the second identification code assignment start signal.
  • Device 22 is different from 2.
  • “0” is assigned to the controlled device 21 as the first identification code
  • “2” is assigned to the controlled device 22 as the first identification code.
  • the timing at which the identification code assignment timing input 2 43 changes from “ ⁇ ” to “L” is the second identification code assignment start signal, and the timing at which “L” changes to “ ⁇ ” is the identification code assignment.
  • An end signal is shown. That is, the identification code assignment timing input 243 indicates “L” in a period from the second identification code assignment start signal to the own apparatus to the identification code assignment end signal.
  • a period in which the transmission path 201 is “ ⁇ ” is a start time acquisition signal indicating that the receiver 200 has detected the first identification code addition start signal.
  • the one-shot circuit 244 changes the output to “L”. That is, the one-shot circuit 244 indicates that the output is set to “L” to hold the start information, and the output is set to “ ⁇ ” to erase the start information.
  • the identification code assignment state 1 timing 2 41 is determined by the time from when the one-shot circuit 244 holds the start information and acquires the second identification code assignment start signal until the end of the identification code assignment is acquired.
  • the device identification code application period is indicated by "L".
  • the identification code assignment state 2 timing 2 42 becomes “L” after the count value 2 1 1 indicates the first identification code assigned to the own device, and is delayed by a half cycle of the count-up timing 2 1 2 .
  • the identification code assignment state 2 timing 2 42 changes from “ ⁇ ” to “L”
  • the flip-flop 25 1 latches and temporarily holds the first identification code assigned to its own device.
  • the point at which the identification code assignment timing output 2 3 1 changes from “ ⁇ ” power to “L” is the second identification code assignment start signal for the subsequent controlled device, and changes from “L” to “ ⁇ ”. The point is the identification code assignment end signal for the subsequent controlled device.
  • the control device 10 periodically transmits information such as control data to the controlled devices 21 to 2n-1 to which the identification code has already been assigned via the communication path 101.
  • the control device 10 transmits the data of the data to be transferred only once during communication with the controlled devices 21 to 2n-1. It transmits a first identification code assignment start signal as a unit. Further, the control device 10 outputs a second identification code assignment start signal to the adjacent controlled device 21.
  • the controlled devices 21 to 2n-1 perform the operation of assigning the identification code again.
  • the controlled devices 21 to 2n-1 sequentially transmit the second identification code assignment start signal to the subsequent controlled device, and assign the identification code to the added controlled device n. That is, the operation of assigning the identification code is, for example, the case where the sequence control device is powered on and the identification code is assigned to the controlled devices 21 to 2 n even when the controlled device n is newly added. The operation is the same. .
  • control device 10 restarts the steady data transmission via the communication path 101, and the controlled device is also controlled while the identification code is assigned. 2 Transmit data to 1-2n.
  • the control device transmits the first identification code assignment start signal to all the controlled devices only once at the same time. Therefore, the timing of the steady data transmission and the timing of the first identification code assignment start signal need only be adjusted once, and a controlled device can be easily added.
  • the first transmission means of the control device simultaneously notifies each controlled device by the first identification code application start signal that the operation of applying the identification code is started,
  • the second transmitting means of the control device notifies the control device adjacent to the control device of the second identification code assignment start signal only to the controlled device.
  • the identification code assignment means of the controlled device After the identification code assignment signal detecting means of the controlled device has detected the first and second identification code assignment start signals, the identification code assignment means of the controlled device sets the signal based on the first identification code assigned to its own device. And the third transmitting means of the controlled device outputs a second identification code assignment start signal and an identification code. The application end signal is sequentially notified to the controlled device at the subsequent stage.
  • the connector connection terminal of the controlled device has a total of the input of the first and second identification code assignment start signals and the output of the second identification code assignment start signal to the adjacent controlled device. One. That is, the connector connection terminal that outputs the first identification code assignment start signal can be omitted.
  • c can reduce the cost of the sequence control apparatus can be omitted the controlled device 5 0 0 units 5 if a sequence control equipment terminal, starts a first identification code granted start signal a second identification code grant
  • the first identification code assignment start signal can be extracted from the periodic timing in the communication data.
  • the controlled device when the controlled device detects the noise after detecting the first and second identification code assignment start signals, the controlled device uses the detected noise as the identification code assignment end signal from the control device more than the own device. Since the notification is sent to the controlled device adjacent to the far side, an error detection function equal to or higher than the error detection in data transmission can be easily realized.
  • the controlled device sets the count-up timing larger than the noise interval, so that the second identification code assignment start signal is adjacent to the control device farther than the own device due to noise level change. Since the operation of assigning the identification code is terminated before notifying the controlled device, it is possible to prevent erroneous assignment of the identification code, and to detect errors such as cyclic codes applied to data communication. It is not necessary to have the circuit dedicated to assigning the identification code, and the identification code can be provided at low cost in a noise environment.
  • a part of data transmission notifies the first identification code addition start signal.
  • the means for notifying each controlled device of the first identification code assignment start signal is not limited to this. It is only necessary to notify each controlled device of the first identification code assignment start signal at the same time. W
  • a controlled device may be provided with a switch, and the switch of each controlled device may be simultaneously depressed using a rod-shaped substance to notify the first identification code assignment start signal.
  • transmission of the start of the second identification code assignment to the controlled device at the subsequent stage is similar to the notification of the first identification code assignment start signal. May be depressed at the same time.
  • the identification code can be obtained without forming a logic circuit. Can be provided.
  • sequence control device is useful for assigning an identification code to a controlled device, and in particular, a sequence control device for setting different numbers of identification codes to a plurality of controlled devices at the time of initial setting. Suitable for.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Selective Calling Equipment (AREA)
  • Programmable Controllers (AREA)

Abstract

送信部（１００）が識別符号の付与動作を開始することを第１の識別符号付与開始信号によって被制御装置（２１～２ｎ）に同時に通知し、遅延部（１３０）が制御装置（１０）に隣接する被制御装置（２１）のみに第２の識別符号付与開始信号を通知する。レベル検出部（２４０）が第１および第２の識別符号付与開始信号を検出した後に、ＩＤ付与部（２５０）が自装置に付与する先頭の識別符号と、自装置に付与する識別符号の数とに基づいて識別符号を付与し、遅延部（２３０）が第２の識別符号付与開始信号および識別符号付与終了信号を自装置よりも制御装置から遠い側に隣接して接続されている被制御装置に順次通知する。

Description

シーケンス制御装置
技術分野
この発明は、 制御装置および複数の被制御装置により構成されたシーケンス制 御装置に関するものであり、 詳細には、 初期設定時に複数の被制御装置に識別符 明
号 （装置番号） を設定するシーケンス 1制御装置に関するものである。
糸
書
背景技術
ェ楊の自動生産設備などにおいては、 制御対象機器を制御するためのシーケン ス制御装置を 1台の制御装置と複数台の被制御装置によって構成して分散制御シ ステムを構築することが多い。 この際、 被制御装置のパス接続台数は数十台にな ることも少なくない。
このような分散制御システムにおいては、 各装置間の接続のために各装置に識 別符号 （装置番号） を割り付ける必要がある。 そこで、 従来は、 各装置に識別符 号設定部を設け、 これら識別符号設定部を人が手動操作することで、 各装置に識 別符号を設定するようにしていた。 し力 し、 上記手動設定による手法では、 操作 ミスによる誤設定の可能性が高レ、という問題がある。
そこで、 特許文献 1には、 電子交換機システムにおいて、 電子交換機システム を構成する複数の装置に装置番号を自動的に設定するようにしている。
この特許文献 1に記載の発明においては、 基準装置と複数の装置とをそれぞれ 二本の信号線によってシリアルに接続し、 基準装置は定められた遅延差を持った 基本信号 A， Bを二本の信号線を介して第 1番目の装置に送出する。 第 1番目の 装置では、 基本信号 A， B間の遅延差を検出し、 検出した遅延差に基づき自装置 (第 1番目の装置） の装置番号を設定するとともに、 受信した基本信号 A， Bに 対しさらに所定の遅延差を与え、 該さらなる遅延差が付与された基本信号 A, B を二本の信号線を介して第 2番目の装置に送出する。 第 2番目の装置では、 受信 したさらなる遅延差が付与された基本信号 A, B間の遅延差を検出し、 検出した 遅延差に基づき自装置 （第 2番目の装置） の装置番号を設定するとともに、 受信 した基本信号 A， Bに対しさらに所定の遅延差を与え、 該遅延差が付与された基 本信号 A， Bを二本の信号線を介して第 3番目の装置に送出する。 第 3番目、 第 4番目、 …の装置は、 同様の処理を実行する。
例えば、 基準装置の装置番号を 「1」 とし、 2クロック分の遅延差が数値 「1 J に対応するように定める。 基準装置 1から送出される基本信号 A， Bが遅延差 が 4クロック分であるとすると、 第 1番目の装置では、 この基本信号 A， Bを受 信して自装置の装置番号を 「2」 に設定するとともに、 基本信号に A， Bにさら なる遅延差を付与して 6クロック分の遅延差を持つ基本信号 A, Bを第 2番目の 装置に送出する。 この 6クロック分の遅延差を持つ基本信号 A， Bを受信した第 2番目の装置では、 自装置の装置番号を 「3」 に設定するとともに、 基本信号に A, Bにさらなる遅延差を付与して 8クロック分の遅延差を持つ基本信号 A， B を第 3番目の装置に送出する。 以下同様である。
しかしながら、 上記の従来技術では、 各装置間で二つの基本信号 A， Bを受信 しかつ出力する必要があるので、 基本信号 A, Bの伝搬のために、 各装置に 2入 力、 2出力の計 4本の接点が必要となり、 各装置間の接点数が多く、 接続コネク タのピンが多くなる問題がある。 シーケンス制御装置では、 電子交換機などに比 ベ、 小規模な装置を数十台パス接続してシステムを構成することが多いため、 上 記のような従来技術を適用したのでは、 ピン価格に対する費用比率が高くなり、 ピン数が多いことによる費用上昇分がシステム全体の費用上昇に大きく影響して しまう。 また、 従来技術では、 遅延差をもった二つの基本信号 A, Bが必要であ るため、 各装置に二系統の信号伝達手段が必要であり、 コスト増の問題がある。 さらに、 従来技術では、 ノイズなどの外乱の多い環境下では、 遅延差を表す基 本信号がノイズなどの影響を受ると、 誤った識別符号を付与してしまうために、 別途ノイズ除去機能を付与する必要がある。 すなわち、 識別符号に誤りが発生す ると、 通信そのものが不可能となるため、 基本信号の伝送にもデータ伝送と同等 以上の誤り検出機能が必要となる。 また、 ノイズ対策のために、 基本信号の伝送 に、 巡回符号に代表されるようなデータ伝送と同等の誤り検出部を設ける場合は、 その分、 コストアップの問題がある。
このような基本信号用の誤り検出部は、 データ伝送部と共通にすることにより 省略可能であるが、 シーケンス制御装置において、 被制御装置を新たに追加する 場合は、 データ伝送終了まで待って識別符号付与処理を行うかあるいはデータ伝 送を中断して識別符号付与処理を行わなければならず、 データ伝送中に識別符号 付与処理を行うことができないという問題もある。
本発明は、 上記に鑑みてなされたものであって、 ノイズの影響によって識別符 号を誤って付与することなく低コストのシーケンス制御装置を^ =ることを目的と している。
特許文献 1 (特開昭 6 4— 6 8 8 6 2号公報） 発明の開示
本発明にかかるシーケンス制御装置にあっては、 1つの制御装置と複数の被制 御装置をデータ送信に用いる経路とは異なる経路によってシリアルに接続して前 記制御対象機器に識別符号を付与するシーケンス制御装置において、 前記制御装 置は、 前記識別符号の付与を開始することを全被制御装置に対して同時に通知す る第 1の識別符号付与開始信号を出力する第 1の送信手段と、 自装置に隣接して 接続されている被制御装置に対して前記識別符号の付与を開始することを通知す る第 2の識別符号付与開始信号および識別符号の付与の終了を通知する識別符号 付与終了信号を出力する第 2の送信手段と、 を備え、 前記各被制御装置は、 前記 第 1および第 2の識別符号付与開始信号と、 前記識別符号付与終了信号と、 を検 出する識別符号付与信号検出手段と、 この識別符号付与信号検出手段によって前 記第 1および第 2の識別符号付与開始信号が検出された後、 自装置に付与する先 頭の識別符号に基づいて識別符号を付与する識別符号付与手段と、 前記第 2の識 別符号付与開始信号および前記識別符号付与終了信号を後段の被制御装置に通知 する第 3の送信手段と、 を備えることを特徴とする。
この発明によれば、 制御装置の第 1の送信手段が識別符号の付与動作を開始す ることを第 1の識別符号付与開始信号によって各被制御装置に同時に通知し、 制 御装置の第 2の送信手段が制御装置に瞵接する被制御装置のみに第 2の識別符号 付与開始信号を通知する。 被制御装置の識別符号付与信号検出手段が第 1および 第 2の識別符号付与開始信号を検出した後に、 被制御装置の識別符号付与手段が 自装置に付与する先頭の識別符号に基づレ、て識別符号を付与し、 被制御装置の第 3の送信手段が第 2の識別符号付与開始信号および識別符号付与終了信号を後段 の被制御装置に順次通知するようにしている。 図面の簡単な説明
第 1図は、 この発明における本実施の形態のシーケンス制御装置の構成を示す ブロック図であり、 第 2図は、 第 1図に示した被制御装置の詳細な構成を示す回 路図であり、 第 3図は、 シーケンス制御装置が制御装置に隣接する被制御装置に 2つの識別符号を付与するタイミングチャート例であり、 第 4図は、 シーケンス 制御装置が被制御装置と隣接する被制御装置に 1つの識別符号を付与するタイミ ングチヤ一ト例である。
発明を実施するための最良の形態
本発明をより詳細に説術するために、 添付の図面に従ってこれを説明する。 第 1図〜第 4図を用いて本実施の形態を説明する。 第 1図は、 この発明におけ る本実施の形態のシーケンス制御装置の構成を示すプロック図である。 この発明 における本実施の形態のシーケンス制御装置は、 制御装置 1 0と、 n ( nは自然 数） 個の被制御装置 2 1〜 2 nとを備えている。 被制御装置 2 1は制御装置 1 0 から第 1番目の被制御装置であり、 被制御装置 2 2は制御装置 1 0から第 2番目 の被制御装置であり、 …、 被制御装置 2 nは制御装置 1 0力 ら第 n番目の被制御 装置である。
制御装置 1 0は、 被制御装置 2 1〜 2 nに対してデータ伝送の通信経路を介'し て識別符号付与の開始を通知する第 1の識別符号付与開始信号を送信する。 また、 制御装置 1 0は、 データ伝送の通信経路とは異なる伝達経路を介して自装置に隣 接している第 1番目の被制御装置 2 1に対して個別の識別符号付与の開始を通知 する第 2の識別符号付与開始信号と識別符号の付与終了を通知する識別符号付与 終了信号とを出力する。 制御装置 1 0は、 タイミング発生部 1 2 0と、 送信部 1 0 0 (請求の範囲でいうところの第 1の送信手段） と、 時計部 1 1 0 (請求の範 囲でいうところの時計手段） と、 遅延部 1 3 0 (請求の範囲でいうところの第 2 の送信手段） とを備えている。
タイミング発生部 1 2 0は、 被制御装置 2 1〜 2 nに識別符号を付与するタイ ミングを制御する識別符号付与信号 （識別符号付与開始信号および識別符号付与 終了信号） を発生する。 タイミング発生部 1 2 0は、 伝達経路 1 2 1を介して識 別符号付与開始信号を、 送信部 1 0 1と、 時計部 1 1 0と、 遅延部 1 3 0とに出 力する。 また、 タイミング発生部 1 2 0は、 時計部 1 1 0から伝達経路 1 1 1を 介して識別符号付与時間が経過したことを示す識別符号付与終了を受け取ると、 伝達経路 1 2 1を介して識別符号付与終了信号を遅延部 1 3 0に出力する。
送信部 1 0 0は、 伝達経路 1 2 1を介して識別符号付与タイミング発生部 1 2 0から入力される識別符号付与開始信号を、 通信経路 1 0 1を介して被制御装置 2 1〜 2 nに送信する。 具体的には、 たとえば、 データ伝送でのユニット間の伝 送遅延を誤差範囲となるように設定し、 常時一定のタイミングで変調 ·復調符号 するように伝送方式を決めておく。 そして、 送信部 1 0 0は、 被制御装置 2 1〜 2 nの各受信部 2 0 0が、 ある固有のフレームと認識できる符号を与えたフレー ムを生成して、 データ転送のデータの一部として第 1の識別符号付与開始信号を 送信する。
また、 送信部 1 0 0は、 第 1の識別符号付与開始信号をデータの一部として送 信する際に、 第 1の識別符号付与開始信号と隣接する被制御装置 2 1に出力する 第 2の識別符号付与開始信号との時間関係を調整する。 具体的には、 被制御装置 2 1〜 2 nが受信したデータの一部から第 1の識別符号付与開始信号を取得する タイミングよりも前に被制御装置 2 1に第 2の識別符号付与開始信号を出力した い場合には、 遅延部 1 3 0が出力する第 2の識別符号付与開始信号のタイミング よりも所定の時間遅延させて第 1の識別符号付与開始信号を含むデータを通信経 路 1 0 1に出力する。
遅延部 1 3 0は、 伝達経路 1 2 1を介して入力される識別符号付与信号のタイ ミングを調整する。 具体的には、 被制御装置 2 1〜2 ηが受信したデータの一部 力 ^第 1の識別符号付与開始信号を取得するタイミングより後に被制御装置 2 1 に第 2の識別符号付与開始信号を出力したレ、場合、 遅延部 1 3 0は、 識別符号付 与開始信号を所定の時間遅延する。 そして、 識別符号付与開始信号を所定の時間 遅延させた第 2の識別符号付与開始信号を被制御装置 2 1に出力する。 被制御装 置 2 1〜 2 ηが受信したデータの一部から第 1の識別符号付与開始信号を取得す るタイミングょり後に被制御装置 2 1に第 2の識別符号付与開始信号を出力した い場合、 および識別符号付与終了信号が入力された場合、 遅延部 1 3 0は、 入力 された識別符号付与開始信号および識別符号付与終了信号をスルーにして被制御 装置 2 1に出力する。 すなわち、 遅延部 1 3 0は、 送信部 1 0 0とともに、 被制 御装置 2 1〜 2 ηに対する第 1の識別符号付与開始信号と被制御装置 2 1に出力 する第 2の識別符号付与開始信号とのタイミングを調整する。 被制御装置 2 1に 出力された第 2の識別符号付与開始信号は、 被制御装置 2 1の識別符号付与タイ ミング入力 2 4 3を介してレベル検出部 2 4 0に入力される。
時計部 1 1 0は、 被制御装置 2 1〜 2 ηに識別符号を付与するのに要する時間 を計測する。 具体的には、 伝達経路 1 2 1を介してタイミング発生部 1 2 0から 識別符号付与開始信号が入力されると計測を開始する。 そして、 被制御装置 2 1 〜2 ηに識別符号を付与するのに要する時間が経過すると、 伝達経路 1 1 1を介 して識別符号付与時間が経過したことを通知する識別符号付与終了をタイミング 発生部 1 2 0に出力する。 被制御装置 2 1〜 2 nは、 それぞれ第 1の識別符号付与開始信号および自装置 に対する第 2の識別符号付与開始信号を受け取ると識別符号を付与する。 被制御 装置 2 l〜2 nは、 自装置に対する第 2の識別符号付与開始信号を受け取ると、 自装置に対する識別符号の数に対応する時間だけ第 2の識別符号付与開始信号を 遅延させた後、 遅延後の第 2の識別符号付与開始信号を自装置よりも制御装置 1 0から遠い側に隣接する被制御装置 （以下、 後段の被制御装置とする） に出力す る。 また、 被制御装置 2 1〜2 nは、 識別符号付与終了信号を受け取ると、 識別 符号付与終了信号を後段の被制御装置に出力する。 すなわち、 被制御装置 2 1〜 2 nは、 自装置に識別符号を付与するとともに、 第 2の識別符号付与開始信号お よび識別符号付与終了信号を後段の被制御装置に順次伝達する。
被制御装置 2 1〜2 nは、 すべて同じ機能を備えている。 ここでは、 被制御装 置 2 1を例にあげて、 詳細な構成を説明する。 被制御装置 2 1は、 受信部 2 0 0 (請求の範囲でいうところの識別符号付与信号検出手段） と、 時計部 2 1 0と、 遅延部 2 3 0 (請求の範囲でレ、うところの第 3の送信手段） と、 レベル検出部 2 4 0 (請求の範囲でいうところの識^符号付与時期検出手段） と、 I D付与部 2 5 0 (請求の範囲でいうところの識別符号付与手段） とを備えている。
受信部 2 0 0は、 通信経路 1 0 1を介して制御装置 1 0の送信部 1 0 0から送 信されたデータを受信して、 第 1の識別符号付与開始信号を取得する。 具体的に は、 制御装置 1 0の送信部 1 0 0が送信したある固有のフレームと認識できる符 号を与えたフレームを受信することで、 第 1の識別符号付与開始信号を取得する。 受信部 2 0 0は、 伝達経路 2 0 1を介して、 第 1の識別符号付与開始信号を取得 したこと示す開始時期取得信号を時計部 2 1 0とレベル検出部 2 4 0とに出力す る。
時計部 2 1 0は、 伝達経路 2 0 1を介して開始時期取得信号が入力されると力 ゥント値を初期化して、 ゼロからカウントアップを開始する。 そして、 識別符号 付与開始信号からのカウント値 2 1 1を I D付与部 2 5 0に出力する。 時計部 2 1 0のカウントアップの上限値は、 シーケンス制御装置が付与する識別符号の値 と等しい値であり、 時計部 1 1 0は、 カウント値が上限値を超えた場合、 オーバ 一フローしたことを通知する超過情報をレベル検出部 2 4 0に出力する。
時計部 2 1 0は、 カウントアップの間隔をカウントアップタイミング 2 1 2と してレべノレ検出部 2 4 0と遅延部 2 3 0とに出力する。 カウントアップの間隔は、 データ伝送の誤り検出幅以上に設定する。 従来からデータ伝送の誤り検出には、 巡回符号などの符号ィ匕技術が用いられている。 巡回符号による誤り検出では、 符 号化方式ごとに連続した誤りを検出できる最大値があり、 ある一定値以上連続し たビッ トの誤りが検出できない。 誤り検出ができる最大の時間は、 連続した誤り の検出できる最大ビット数に 1ビット伝送に要する時間を乗ずることで算出でき る。 この誤り検出ができる最大の時間を誤り検出幅とする。 カウンタアップタイ ミング 2 1 2は、 本発明におけるシーケンス制御装置の制御装置 1 0が被制御装 置 2 1〜 2 nに識別符号を付与する際に、 簡易的な方法によりデータ伝送のデー タ伝送の誤り検出で保証される時間内にデータ誤りが生じた場合は識別符号の付 与を中断するために用いる。
レベル検出部 2 4 0は、 伝達経路 2 0 1を介して入力される開始時期取得信号 と、 自装置の識別符号付与タイミング入力 2 4 3力 ら入力される第 2の識別符号 付与開始および識別符号付与終了信号から、 識別符号付与状態 1タイミング 2 4 1と、 識別符号付与状態 2タイミング 2 4 2を生成する。 識別符号付与状態 1タ イミング 2 4 1は、 識別符号の付与終了を通知するものであり、 識別符号付与状 態 2タイミング 2 4 2は、 自装置に付与する識別符号の先頭の識別符号の番号を 決定するタイミングを通知するものである。 レベル検出部 2 4 0は、 識別符号付 与状態 1タイミング 2 4 1を遅延部 2 3 0に、 識別符号付与状態 2タイミング 2 4 2を I D付与部 2 5 0と遅延部 2 3 0に出力する。
また、 レベル検出部 2 4 0は、 開始時期取得信号おょぴ自装置の第 2の識別符 号付与開始信号を受け取つてから識別符号付与終了信号までの間にノィズによる レベル変化を検出した場合、 または時計部 1 1 0から超過情報を受け取った場合 には、 識別符号付与状態 1タイミング 2 4 1により識別符号の付与終了 （中断） を遅延部 2 3 0へ通知する。
遅延部 2 3 0は、 カウントアップタイミング 2 1 2の単位で自装置に付与する 識別符号の値に応じて遅延させた識別符号付与状態 2タイミング 2 4 2を、 識別 符号付与タイミング出力 2 3 1に出力する。 遅延後の識別符号付与状態 2タイミ ング 2 4 2は、 後段の被制御装置と I D付与部 2 5 0とに伝達される （後段の被 制御装置に伝達される信号は、 後段の被制御装置に対する第 2の識別符号付与開 始信号となる） 。 また、 レベル検出回路 2 4 0からの識別符号付与状態 1タイミ ング 2 4 1により識別符号の付与終了が通知された場合、 遅延部 2 3 0は、 直ち に識別符号付与状態 2タイミング 2 4 2の遅延処理を中断して、 直ちに識別符号 ィ寸与終了を識別符号付与タイミング出力 2 3 1に出力する。
I D付与部 2 5 0は、 識別符号付与状態 2タイミング 2 4 2によってカウント 値 2 1 1をラッチし、 識別符号付与状態 1タイミング 2 4 1によって識別符号付 与を完了する。
第 2図は、 第 1図に示した被制御装置 2 1の詳細な構成を示す回路図の一例で ある。 受信部 2 0 0は、 通信経路 1 0 1を介して制御装置 1 0の送信部 1 0 0か ら送信されたデータを受信して、 第 1の識別符号付与開始信号を取得する。 受信 部 2 0 0は、 伝達経路 2 0 1を介して、 第 1の識別符号付与開始信号を取得した ことを示す開始時期取得信号を、 カウンタ 2 1 3の C L R端子とワンショット回 路 2 4 4のクロック端子とに出力する。
時計部 2 1 0は、 発信器 2 1 4と、 カウンタ 2 1 3とを備えている。 発信器 2 1 4は、 一定時間間隔のパルス （システムクロック） をカウンタ 2 1 3のクロッ ク端子に出力する。
カウンタ 2 1 3は、 開始時期取得信号が入力されるとカウント値 2 1 1を初期 ィ匕 （カウント値を" 0 " にする） して、 発振器 2 1 4が生成するシステムクロッ クの数をカウントする。 カウンタ 2 1. 3は、 カウント値の 2進数における所定の 上位ビットをカウント値 2 1 1としてフリップフロップ 2 5 1のデータ端子に出 力する。 また、 カウンタ 2 1 3は、 カウント値 2 1 1として出力するカウント値 の 2進数における所定の上位ビットの 1桁下の出力をカウントアップタイミング 2 1 2としてフリップフロップ 2 4 6， 2 3 2— 1〜2 3 2— m ( 0≤m, mは 整数） ， 2 3 3のクロック端子に出力する。 すなわち、 カウント値 2 1 1がカウ ントアップする間隔に等しい周期のパルスをカウントアップタイミング 2 1 2と してフリップフロップ 2 4 6 , 2 3 2— l〜2 3 2—m ( 0≤m, mは整数） ， 2 3 3のクロック端子に出力する。 カウンタ 2 1 3のカウント値の上限値はシー ケンス制御装置が付与する識別符号の値と等しい値であり、 カウンタ 2 1 3は、 カウント値が上限値を超えた場合、 カウント値がオーバーフローしたことを通知 する超過情報をワンショット回路 2 '4 4の C L R 2端子に出力する。
レべノレ検出部 2 4 0は、 ヮンシヨット回路 2 4 4と、 論理和であるオアゲート 2 4 5と、 フリップフロップ 2 4 6とを備えている。
ワンショット回路 2 4 4は、 伝達経路 2 0 1を介して入力される開始時期取得 信号を開始情報として保持し、 識別符号付与終了信号が入力された場合、 カウン タ 2 1 3から超過情報が入力された場合、 または自装置の識別符号付与タイミン グ入力 2 4 3から入力される識別符号付与終了信号によって開始情報を消去する。 ワンショット回路 2 4 4は、 開始情報を負論理でオアゲート 2 4 5に出力する。 すなわち、 ワンショット回路 2 4 4は、 開女台情報を保持している間、 出力を" L " にする。
オアゲート 2 4 5は、 ワンショット回路 2 4 4から入力される開始情報と、 識 別符号付与タイミング入力 2 4 3を介して通知される自装置の第 2の識別符号付 与開始信号および識別符号付与終了信号と、 に基づレヽて識別符号付与状態 1タィ ミング 2 4 1をフリップフロップ 2 4 6， 2 3 2— 1〜2 3 2— m, 2 3 3の S E T端子とフリップフロップ 2 4 6のクロック端子とに出力する。 具体的には、 オアゲート 2 4 5は、 ワンショット回路 2 4 4が開始情報を保持しており、 かつ 自装置の第 2の識別符号付与開始信号 （この場合、 負論理" L " が入力される） の時に識別符号付与状態 1タイミング 2 4 1を" L " に、 ワンショット回路 2 4 4が開始情報を消去した場合、 または識別符号付与終了信号が入力された時に （ この場合、 " H" が入力される） 識別符号付与状態 1タイミング 2 4 1を" H" にする。
フリップフロップ 2 4 6は、 識別符号付与状態 1タイミング 2 4 1をカウント ァップタイミング 2 1 2の時間遅延する。 この時間経過までにオアゲート 2 4 5 力 ら識別符号付与終了信号がこない場合は、 I D付与が正常であるとして識別符 号付与がつぎの状態に遷移したことを識別符号付与状態 2タイミング 2 4 2とし てフリップフロップ 2 5 1のクロック端子とフリップフロップ 2 3 2— 1のクロ ック端子とに出力する。 この場合、 フリップフロップ 2 4 6は、 識別符号付与状 態 2タイミング 2 4 2を" L " にして状態が遷移したこと通知する。
遅延部 2 3 0は、 遅延回路 2 3 2と、 フリップフロップ 2 3 3とを備えている。 遅延回路 2 3 2は、 自識別符号として付与する識別符号の数から 1を引いた数の フリップフロップ 2 3 2—：！〜 2 3 2— mを備え、 識別符号付与状態 2タイミン グ 2 4 2を自装置の識別符号として付与する識別符号の数に対応した力ゥントァ ップタイミング 2 1 2の数だけ遅延してフリップフロップ 2 3 3のデータ入力に 出力する。 具体的には、 被制御装置 2 l〜2 nは自装置に必要な識別符号の数を 予め決めておき、 この必要な識別符号の数に応じて遅延回路のフリップフロップ の数を決定する。 たとえば、 必要な識別符号の数が 1の場合、 遅延回路 2 3 2の フリップフロップの数は 0となり、 遅延回路 2 3 2は必要がない。 また、 必要な 識別符号の数が 3の場合、 遅延回路 2 3 2のフリップフロップの数は 2となり、 遅延回路 2 3 2はフリップフロップ 2 3 2— 1 , 2 3 2— 2を備える。
半周期遅延回路であるフリップフロップ 2 3 3は、 遅延回路 2 3 2の出力を力 ゥントアップタイミング 2 1 2の半周期分遅延して、 識別符号付与タイミング 2 3 1をレジスタ 2 5 2の L O AD端子と、 後段の被制御装置とに出力する。 識別 符号付与タイミング 2 3 1は、 自装置の識別符号を付与するタイミングと、 後段 の被制御装置の第 2の識別符号付与開始信号となる。
I D付与部 2 5 0は、 I D付与フリップフロップであるフリップフロップ 2 5 1と、 I D付与レジスタであるレジスタ 2 5 2とを備えている。 フリップフロッ プ 2 5 1は、 識別符号付与が正常であると認識されたタイミングで出力される識 別符号付与状態 2タイミング 2 4 2により、 カウンタ 2 1 3のカウント値 2 1 1 をラッチし、 レジスタ 2 5 2へ出力する。 フリップフロップ 2 5 1がラッチする カウント値は、 被制御装置に付与される先頭の識別符号となる。
レジスタ 2 5 2は、 被制御装置の識別符号付与タイミング出力 2 3 1から識別 符号付与終了信号を得て、 識別符号付与終了時にフリップフロップ 2 5 1がラッ チしたカウント値を保持する。 レジスタ 2 5 2が保持するカウント値は、 自装置 に付与される先頭の識別符号であるが、 上述したように自装置が必要な識別符号 の数は予め決められている。 したがって、 先頭の識別符号を保持することですベ ての I Dを付与することができる。 たとえば、 遅延回路 2 3 2のフリップフロッ プの数が 2個であれば、 遅延回路 2 3 2のフリップフ口ップ数は必要な識別符号 の数から 1を減じた数であるので、 必要な識別符号の数は 3となる。 したがって、 レジスタ 2 5 2に 「3」 を保持した場合には、 I Dは 「3」 ， 「4」 ， 「5」 と 計算することができる。
つぎに、 この発明における本実施の形態のシーケンス制御装置の動作を説明す る。
制御装置 1 0のタイミング発生部 1 2 0は、 伝送経路 1 2 1を介して識別符号 付与開始信号を、 送信部 1 0 0と、 時計部 1 1 0と遅延部 1 3 0とに出力する。 時計部 1 1 0は、 被制御装置 2：!〜 2 nに識別符号を付与するのに要する時間の ' 計測を開始する。
送信部 1 0 0は、 第 1の識別符号付与開始信号を含むフレームを生成して、 生 成したフレームをデータ転送のデータの一部として通信経路 1 0 1に送信する。 遅延部 1 3 0は、 識別符号付与開始信号のタイミングを調整して、 P舞接する被制 御装置 2 1に第 2の識別符号付与開始信号を出力する。 第 2の識別符号付与開始 信号は、 被制御装置 2 1の伝送経路 2 4 3を介して被制御装置 2 1のレベル検出 部 2 4 0に入力される。
被制御装置 2 1の受信部 2 0 0は、 通信経路 1 0 1を介して制御装置 1 0の送 信部 1 0 0から送信されたデータを受信して、 第 1の識別符号付与開始信号を取 得する。 被制御装置 2 1の受信部 2 0 0は、 被制御装置 2 1の伝達経路 2 0 1を 介して、 第 1の識別符号付与開始信号を取得したこと示す開始時期取得信号を被 制御装置 2 1の時計部 2 1 0と被制御装置 2 1のレベル検出部 2 4 0とに出力す る。
被制御装置 2 1の時計部 2 1 0は、 開始時期取得信号が入力されるとカウント 値を初期化して、 ゼロからカウントアップを開始する。
被制御装置 2 2〜2 nは、 被制御装置 2 1と同様に通信経路 1 0 1を介して制 御装置 1 0の送信部 1 0 0から送信されたデータを受信して、 カウントアップを 開始する。
被制御装置 2 1のレベル検出部 2 4 0は、 開始時期取得信号が入力され、 かつ 第 2の識別符号付与開始が入力された直後のカウントアップタイミング 2 1 2の タイミングで識別符号付与状態 2タイミング 2 4 2を生成する。 具体的には、 被 制御装置 2 1の時計部 2 1 0のカウント値 2 1 1がカウントアップ後、 カウント アップの間隔の半周期分遅延して識別符号付与状態 2タイミング 2 4 2を生成す る。 被制御装置 2 1のレベル検出部 2 4 0は、 識別符号付与状態 2タイミング 2 4 2を被制御装置 2 1の遅延部 2 3 0と I D付与部 2 5 0とに出力する。
被制御装置 2 1の I D付与部 2 5 0は、 識別符号付与状態 2タイミング 2 4 2 が入力されると、 被制御装置 2 1の時計部 2 1 0のカウント値 2 1 1を一時保持 する。
被制御装置 2 2〜 2 nには、 それぞれの被制御装置に対する第 2の識別符号付 与開始が入力されていない。 したがって、 被制御装置 2 2〜 2 nの各レベル検出 部 2 4 0は、 識別符号付与状態 2タイミング 2 1 2を生成しないため、 I D付与 部 2 5 0での一時保持は実施されない。 すなわち、 被制御装置 2 2〜2 nのそれ ぞれの時計部 2 1 0力 S、 カウント動作のみを行っている。
被制御装置 2 1の遅延部 2 3 0は、 識別符号付与状態 2タイミング 2 4 2を自 装置に付与する識別符号の数から 1を減じた数のカウントアップタイミング 2 1 2の周期分遅延する。 被制御装置 2 1の遅延部 2 3 0は、 遅延後の識別符号付与 状態 2タイミング 2 4 2をさらにカウントアップタイミング 2 1 2の半周期分遅 延して、 識別符号付与タイミング 2 3 1を生成する。 被制御装置 2 1の遅延部 2
3 0は、 識別符号付与タイミング 2 3 1を被制御装置 2 1の I D付与部 2 5 0と 被制御装置 2 2とに出力する。 被制御装置 2 1の I D付与部 2 5 0は、 識別符号 付与タイミング 2 3 1が入力されると、 一 B寺保持していたカウント値を識別符号 として保持する。
たとえば、 被制御装置 2 1に 1つの識別符号を付与する場合、 被制御装置 2 1 の遅延部 2 3 0は、 被制御装置 2 1の I D付与部 2 5 0がカウント値 2 1 1を一 時保持する識別符号付与状態 2タイミング 2 4 2をカウントアップタイミング 2 1 2の半周期分遅延して識別符号付与タイミング 2 3 1を生成する。 したがって、 被制御装置 2 1の I D付与部 2 5 0がカウント値 2 1 1を一時保持してから力ゥ ントアップタイミング 2 1 2の半周期分後に、 被制御装置 2 1に識別符号が付与 されるとともに、 被制御装置 2 2の識別符号付与動作が開始される。
また、 被制御装置 2 1に 2つの識別符号を付与する場合、 被制御装置 2 1の遅 延部 2 3 0は、 被制御装置 2 1の I D付与部 2 5 0がカウント値 2 1 1を一時保 持する識別符号付与状態 2タイミング 2 4 2をカウントアップタイミング 2 1 2 の 1 . 5周期分遅延して識別符号付与タイミング 2 3 1を生成する。 したがって、 被制御装置 2 1の I D付与部 2 5 0がカウント値 2 1 1を一時保持してから力ゥ ントアップタイミング 2 1 2の 1 . 5周期分後に、 被制御装置 2 1に識別符号が 付与されるとともに、 被制御装置 2 2の識別符号付与動作が開始される。 なお、 被制御装置 2 l〜2 nそれぞれが付与する識別符号の数は、 識別符号付与の動作 前に予め設定されているものとする。
ここで、 被制御装置 2 1のカウント値 2 1 1と被制御装置 2 2に対する第 2の 識別符号付与開始信号との関係に着目する。 被制御装置 2 1は、 自カウント値 2 1 1が、 自 I D付与部 2 5 0がー時保持した力ゥント値 2 1 1の値から自装置が 付与する識別符号の数から 1を減じた数だけカウントアップするタイミングで、 被制御装置 2 2に対する第 2の識別符号付与開始信号を出力する。
たとえば、 被制御装置 2 1の I D付与部 2 5 0がー時保持した力ゥント値 2 1 1が 「0」 で、 かつ自装置に付与する識別符号が 1つの場合、 被制御装置 2 1は、 自カウント値 2 1 1カ 「0」 から 「1」 に変化するときに、 被制御装置 2 2に第 2の識別符号付与開始信号を出力する。
また、 被制御装置 2 1の I D付与部 2 5 0がー時保持した力ゥント値 2 1 1が 「0」 で、 力っ自装置に付与する識別符号が 2つの場合、 被制御装置 2 1は、 自 カウント値 2 1 1が 「1」 力 ら 「2」 に変化するときに、 被制御装置 2 2に第 2 の識別符号付与開始信号を出力する。
被制御装置 2 2は、 すでに通信経路 1 0 1を介して制御装置 1 0の送信部 1 0 0が送信したデータから識別符号付与時期を取得しているので、 被制御装置 2 2 の時計部 2 1 0は、 被制御装置 2 1の時計部 2 1 0と同じ時期からゼ口からの力 ゥントアップを開始している。 したがって、 被制御装置 2 2のレベル検出部 2 4 0に被制御装置 2.1から第 2の識別符号付与開始信号が入力された時、 被制御装 置 2 2のカウント値 2 1 1は、 被制御装置 2 1に付与した先頭の識別符号を示す 値に被制御装置 2 1に付与した識別符号の数を加えた値となる。 たとえば、 被制 御装置 2 1に付与した先頭の識別符号が 「0」 で、 被制御装置 2 1に 2つの識別 符号を付与する場合には、 被制御装置 2 2のレベル検出部 2 4 0に第 2の識別符 号付与開始信号が入力されたときのカウント値 2 1 1は、 「2」 となる。 被制御 装置 2 2は、 上述した被制御装置 2 1と同様の動作を行い、 自装置に識別符号を 付与するとともに、 つぎの被制御装置に対して第 2の識別符号付与開始信号を出 力する。
n個の被制御装置 2 l〜2 nは、 制御装置 1 0の近くに接続されている順に上 述した被制御装置 2 1と同様の動作を行い、 自装置に識別符号を付与する。
制御装置 1 0の時計部 1 1 0は、 タイミング発生部 1 2 0から識別符号付与開 始信号が入力された時から、 被制御装置 2：！〜 2 nに識別符号を付与するのに要 する時間の計測を開始している。 被制御装置 2 1〜 2 nに識別符号を付与するの に要する時間が経過すると、 時計部 1 1 0は、 伝送経路 1 1 1を介して識別符号 付与時間が経過したことを通知する識別符号付与終了をタイミング発生部 1 2 0 に出力する。
識別符号付与終了が通知されると、 タイミング発生部 1 2 0は、 伝送経路 1 2 1を介して識別符号付与終了信号を遅延部 1 3 0に出力する。 遅延部 1 3 0は、 識別符号付与終了信号をスルーにして被制御装置 2 1に出力する。 遅延部 1 3 0 が出力した識別符号付与終了信号は、 被制御装置 2 1の識別符号付与タイミング 入力 2 4 3を介してレベル検出部 2 4 0に入力される。
被制御装置 2 1のレベル検出部 2 4 0は、 識別符号付与終了信号を検出すると 直ちに自装置の遅延部 2 3 0へ識別符号付与終了信号を出力するとともに、 開始 情報取得信号による開始情報を消去する。 被制御装置 2 1の遅延部 2 3 0は識別 符号付与終了信号を検出すると直ちに識別符号付与終了信号を被制御装置 2 2の 識別符号付与タイミング入力 2 4 3へ出力する。
被制御装置 2 2〜2 nは、 自装置の識別符号付与タイミング入力 2 4 3から識 別符号付与終了信号が入力されると、 被制御装置 2 1と同様の動作を繰り返して、 識別符号付与終了信号を順次伝達していき、 全ての被制御装置に識別符号付与終 了信号を伝達する。
被制御装置 2 1〜 2 nのレベル検出部 2 4 0は、 後段の被制御装置に対する第 2の識別符号付与開始出力する前に識別符号付与終了信号を検出した場合、 識別 符号付与状態 2タイミング 2 4 2を生成しない。 そのため、 被制御装置 2 1〜 2 nの I D付与部 2 5 0は、 自装置の力ゥント値 2 1 1を一時保持することができ なレ、。 したがって、 自装置に識別符号を付与しない。 また、 後段の被制御装置に 対する第 2の識別符号付与開始信号は、 識別符号付与状態 2タイミング 2 4 2を 遅延させたものであるので、 被制御装置は後段の被制御装置に対する第 2の識別 符号付与開始信号も出力しない。
つぎに、 第 2図に示した被制御装置の詳細な構成を参照して、 被制御装置の詳 細な動作を説明する。 受信部 2 0 0は、 制御装置 1 0の送信部 1 0 0から送信されたデータを受信し て、 第 1の識別符号付与開始信号を取得する。 受信部 2 0 0は、 伝達経路 2 0 1 を介して識別符号付与開始信号を取得したこと示す開始時期取得信号を力ゥンタ 2 1 3の C L R端子とワンショット回路 2 4 4のクロック端子とに出力する。 '開始時期取得信号が C L R端子に入力されると、 カウンタ 2 1 3は、 カウント 値 2 1 1を" 0 " にした後、 発信器 2 1 4が生成するシステムクロックの数の力 ゥントを開始する。
ワンショット回路 2 4 4は、 開始時期取得信号が入力されると開始情報として 保持する。 そして、 開始情報を保持している間、 ワンショット回路 2 4 4は、 出 力を" L " にして、 オアゲート 2 4 5に出力する。
オアゲート 2 4 5は、 ワンショット回路 2 4 4が開始情報を保持しており、 か っ自装置の第 2の識別符号付与開始信号 （この場合、 負論理" L " が入力される ) の時に識別符号付与状態 1タイミング 2 4 1を" L " にする。
フリップフロップ 2 4 6は、 識別符号付与状態 1タイミング 2 4 1をカウント 値 2 1 1の変化点から半周期遅延してラッチして、 識別符号付与状態 2タイミン グ 2 4 2として出力する。
フリップフロップ 2 5 1は、 識別符号付与状態 2タイミング 2 4 2によって力 ゥンタ 2 1 3のカウント値 2 1 1をラッチして一時保持する。
フリップフロップ 2 3 2—：！〜 2 3 2— mで構成される遅延回路 2 3 2は、 識 別付与状態 2タイミング 2 4 2を自装置の識別符号として付与する識別符号の数 に対応した力ゥントアップタイミング 2 1 2の数だけ遅延する。 フリップフロッ プ 2 4 3は、 遅延した識別付与状態 2タイミング 2 4 2をさらにカウントアップ タイミング 2 1 2の半周期分遅延して、 識別符号付与タイミング 2 3 1をレジス タ 2 5 2と、 後段の被制御装置とに出力する。
レジスタ 2 5 2は、 識別符号付与タイミング 2 3 1によってフリップフロップ 2 5 1に一日寺保持されているカウント値を保持する。 すなわち、 自装置に付与さ れる先頭の識別符号を保持する。 そして、 保持した先頭の識別符号に基づいて、 自装置の識別符号を付与する。
一方、 カウンタ 2 1 3から超過情報が入力された場合、 または自装置の識別符 号付与タイミング入力 2 4 3によって識別符号付与終了信号が入力された場合、 ワンショッ ト回路 2 4 4は、 開始情報を消去する。 すなわち、 ワンショット回路 2 4 4は出力を" H" にする。
オアゲート 2 4 5は、 ワンショット回路 2 4 4の開始情報が消去されたか、 ま たは自装置の識別符号付与タイミング入力 2 4 3によって識別符号付与終了信号 が入力されたことを検知すると、 識別符号付与状態 1タイミング 2 4 1を" H" にする。
フリップフロップ 2 4 6 , 2 3 2— 1〜2 3 2— m, 2 3 3は、 識別符号付与 状態 1タイミング 2 4 1によって遅延動作を中断して、 初期状態となる。 これに より、 識別符号付与が中断される。 そして、 フリップフロップ 2 3 3は、 直ちに 識別符号付与終了を後段の被制御装置の識別符号付与タイミング入力 2 4 3に出 力する。
第 3図は、 シーケンス制御装置が被制御装置 2 1に識別符号 「0」 ， 「1」 を 付与する場合の被制御装置 2 1のタイミングチヤ一ト例であり、 第 4図は、 シー 消す制御装置 1 0が被制御装置 2 1に識別符号 「0」 ， 「1」 を、 被制御装置 2 2に識別符号 「2」 を付与する場合の被制御装置 2 2のタイミングチャート例で ある。 '
第 3図と第 4図とでは、 識別符号付与タイミング入力 2 4 3が" H" から" L " に変化するタイミングが第 2の識別符号付与開始信号であり、 被制御装置 2 1 と被制御装置 2 2とで異なっている。 これにより、 被制御装置 2 1には、 先頭の 識別符号として 「0」 が付与され、 被制御装置 2 2には、 先頭の識別符号として 「2」 が付与されている。
被制御装置 2 1に付与される識別符号の数は 2つであるので、 遅延回路 2 3 2 のフリップフロップの数は 1つとなる。 また、 被制御装置 2 2に付与される識別 符号の数は 1つであるので、 遅延回路 2 3 2は存在しない。 したがって、 第 4図 においては、 遅延回路 2 ·3 2の出力信号は存在しない。
第 1図および第 2図を用いて、 被制御装置の動作は説明してあるので、 ここで は、 第 3図および第 4図に示した信号が示す状態のみを説明する。
識別符号付与タイミング入力 2 4 3が、 " Η" から" L" に変化するタイミン グが第 2の識別符号付与開始信号であり、 " L" から" Η" に変化するタイミン グが識別符号付与終了信号を示している。 すなわち、 識別符号付与タイミング入 力 2 4 3は、 自装置に対する第 2の識別符号付与開始信号から識別符号付与終了 信号の期間を " L " で示している。
伝送経路 2 0 1が "Η" の期間が、 受信部 2 0 0が第 1の識別符号付与開始信 号を検出したことを示す開始時期取得信号である。 開始時期取得信号が "Η" か ら " L " に変化したときに、 ワンショッ ト回路 2 4 4は、 出力を " L " にする。 すなわち、 ワンショット回路 2 4 4は、 出力を " L " にすることで開始情報の保 持を、 出力を "Η" にすることで開始情報の消去を示している。
識別符号付与状態 1タイミング 2 4 1は、 ワンショット回路 2 4 4が開始情報 を保持して、 力 第 2の識別符号付与開始信号を取得した時から、 識別符号付与 終了を取得するまでの自装置の識別符号付与期間を " L " で示している。
識別符号付与状態 2タイミング 2 4 2は、 カウント値 2 1 1が自装置に付与す る先頭の識別符号を示した後、 カウントアップタイミング 2 1 2の半周期分遅延 して " L " となる。 識別符号付与状態 2タイミング 2 4 2が "Η" から " L " に 変化するときに、 フリップフロップ 2 5 1は、 自装置に付与する先頭の識別符号 をラッチして一時保持する。
識別符号付与タイミング出力 2 3 1の "Η" 力 ら " L "への変化点が、 後段の 被制御装置に対する第 2の識別符号付与開始信号であり、 " L " から "Η" への 変化点が、 後段の被制御装置に対する識別符号付与終了信号である。
つぎに、 すでに識別符号が付与されている被制御装置があり、 新たな被制御装 置を追加した場合のシーケンス制御装置の動作について説明する。 シーケンス制 御装置内の η— 1個の被制御装置 2 1〜 2 η— 1には識別符号が付与されており、 被制御装置 2 n— 1の後段に被制御装置 nを追カ卩したとする。
制御装置 1 0は、 すでに識別符号が付与されている被制御装置 2 1〜 2 n— 1 に通信経路 1 0 1を介して制御データなどの情報を定期的に送信している。 新た に追加された被制御装置 nに識別符号を付与するために、 制御装置 1 0は、 被制 御装置 2 1〜2 n— 1との通信の合間に 1回だけデータ転送のデータの一部とし て第 1の識別符号付与開始信号を送信する。 また、 制御装置 1 0は、 第 2の識別 符号付与開始信号を隣接する被制御装置 2 1に出力する。 これにより、 被制御装 置 2 1〜2 n— 1は、 再度識別符号付与動作を行なう。 すなわち、 被制御装置 2 l〜2 n— 1は、 順次後段の被制御装置に対する第 2の識別符号付与開始信号を 伝達していき、 追加された被制御装置 nに識別符号を付与する。 すなわち、 識別 符号の付与動作は、 新たに被制御装置 nが追加された場合でも、 たとえば、 シー ケンス制御装置に電源が投入され被制御装置 2 1〜2 nに識別符号を付与する場 合と同じ動作となる。 .
なお、 第 2の識別符号付与開始信号を伝達中であっても、 制御装置 1 0は、 通 信経路 1 0 1を介して定常的なデータ伝送を再開し、 識別符号付与中も被制御装 置 2 1〜2 nに対してデータ伝送する。
このようにシーケンス制御装置に新たに被制御装置が追加された場合でも、 制 御装置は、 第 1の識別符号付与開始信号を全被制御装置に同一時間に 1回だけ伝 達するようにしているため、 定常的なデータ伝送と第 1の識別符号付与開始信号 とのタイミングの調整は 1度でよく、 容易に被制御装置を追加することができる。 以上説明したように本実施の形態では、 制御装置の第 1の送信手段が識別符号 の付与動作を開始することを第 1の識別符号付与開始信号によつて各被制御装置 に同時に通知し、 制御装置の第 2の送信手段が制御装置に隣接する被制御装置の みに第 2の識別符号付与開始信号を通知する。 被制御装置の識別符号付与信号検 出手段が第 1および第 2の識別符号付与開始信号を検出した後に、 被制御装置の 識別符号付与手段が自装置に付与する先頭の識別符号に基づレ、て識別符号を付与 し、 被制御装置の第 3の送信手段が第 2の識別符号付与開始信号および識別符号 付与終了信号を後段の被制御装置に順次通知するようにしている。 これにより、 被制御装置が有するコネクタ接続端子は、 第 1および第 2の識別符号付与開始信 号の入力と、 隣接する被制御装置への第 2の識別符号付与開始信号の出力との計 3つとなる。 すなわち、 第 1の識別符号付与開始信号を出力するコネクタ接続端 子を省略することができる。 たとえば、 被制御装置が 5 0台のシーケンス制御装 置であれば 5 0端子省略できることでシーケンス制御装置のコストを低減できる c また、 第 1の識別符号付与開始信号を第 2の識別符号付与開始信号とは別々の 遅延信号に分離することにより、 第 1の識別符号付与開始信号は通信データ中の 定期的なタイミングから抽出することも可能になり、 識別符号付与専用としては 1 系統の伝送手段を有すればよく小規模な構成により実現でき、 シーケンス制御 装置のコストを低減できる。 また、 データ伝送中にデータ伝送を中断することな く被制御装置を追加して、 識別符号を付与することも可能となる。
さらに、 被制御装置は、 第 1および第 2の識別符号付与開始信号を検出した後 にノイズを検出した場合には、 検出したノイズを前記識別符号付与終了信号とし て自装置よりも制御装置より遠い側に隣接する被制御装置に通知するようにして いるため、 データ伝送での誤り検出と同等以上の誤り検出機能を容易に実現でき る。
また、 被制御装置は、 カウントアップタイミングをノイズの間隔より大きく設 定することで、 ノィズょるレベル変化により第 2の識別符号付与開始信号を自装 置よりも制御装置より遠い側に隣接する被制御装置に通知する前に、 識別符号付 与動作を終了するようにしているため、 識別符号の誤付与を防止でき、 データ通 信に適用されるような巡回符号のような誤り検出のための回路を識別符号付与専 用に有する必要がなく、 ノイズ環境下において安価に識別符号付与を実現できる。 なお、 本実施の形態では、 各被制御装置に伝達する手段としてデータ伝送の一 部によって第 1の識別符号付与開始信号を通知するようにした。 し力 し、 第 1の 識別符号付与開始信号を各被制御装置に通知する手段はこれに限るものではなく、 各被制御装置に同時に第 1の識別符号付与開始信号を通知することができればよ W
22
レ、。 たとえば、 被制御装置にスィッチを備え、 棒状の物質を用いて各被制御装置 のスィッチを同時に押し下げることで第 1の識別符号付与開始信号を通知するよ うにしてもよレ、。
また、 後段の被制御装置に対する第 2の識別符号付与開始の伝達も第 1の識別 符号付与開始信号の通知と同様に、 被制御装置にスィッチを備え、 棒状の物質を 用いて各被制御装置のスィツチを同時に押し下げるようにしてもよい。
さらに、 被制御装置の内部回路に時間を計測する手段を備えておき、 時間を計 測して第 2の識別付与開始時期を伝達するようにすれば、 論理回路を構成するこ となく識別符号の付与が可能となる。 産業上の利用可能性
以上のように、 本発明にかかるシーケンス制御装置は、 被制御装置の識別符号 の付与に有用であり、 特に、 初期設定時に複数の被制御装置に異なる数の識別符 号を設定するシーケンス制御装置に適している。

Claims

請 求 の 範 囲
1 . 1つの制御装置と複数の被制御装置をデータ送信に用いる経路とは異なる経 路によってシリアルに接続して前記制御対象機器に識別符号を付与するシーケン ス制御装置において、
前記制御装置は、
前記識別符号の付与を開始することを全被制御装置に対して同時に通知する第 1の識別符号付与開始信号を出力する第 1の送信手段と、
自装置に隣接して接続されている被制御装置に対して前記識別符号の付与を開 始することを通知する第 2の識別符号付与開始信号および識別符号の付与の終了 を通知する識別符号付与終了信号を出力する第 2の送信手段と、
を備え、
前記各被制御装置は、
前記第 1および第 2の識別符号付与開始信号と、 前記識別符号付与終了信号と、 を検出する識別符号付与時期検出手段と、
この識別符号付与開始信号検出手段によつて前記第 1およぴ第 2の識別符号付 与開始信号が検出された後、 自装置に付与する先頭の識別符号を保持して、 保持 した先頭の識別符号と、 予め定められている自装置に付与する識別符号の数とに 基づいて識別符号を付与する識別符号付与手段と、
前記第 2の識別符号付与開始信号および前記識別符号付与終了信号を後段の被 制御装置に通知する第 3の送信手段と、
を備えることを特徴とするシーケンス制御装置。
2 . 前記第 1の送信手段および前記第 2の送信手段は、
前記第 1の識別符号付与開始信号および前記第 2の識別符号付与開始信号を出 力する時間を調整することを特徴とする請求の範囲第 1項に記載のシーケンス制 御装置。
3 . 前記第 1の送信手段は、
前記第 2の送信手段が前記第 2の識別符号付与開始信号を出力した後に、 前記 第 1の識別符号付与開始信号を出力することを特徴とする請求の範囲第 2項に記 載のシーケンス制御装置。
4 . 前記第 2の送信手段は、
前記第 1の送信手段が前記第 1の識別符号付与開始信号を出力した後に、 前記 第 2の識別符号付与開始信号を出力することを特徴とする請求の範囲第 2項に記 載のシーケンス制御装置。
5 . 前記制御装置は、
前記各被制御装置すべてが識別符号を付与するのに要する時間を計測する時計 キ权、
をさらに備え、
前記第 2の送信手段は、
前記時計手段が計測を完了した時に、 前記識別付与終了時期を出力することを 特徴とする請求の範囲第 1項に記載のシーケンス制御装置。
6 . 前記識別符号付与手段は、
前記識別符号付与終了信号を受けると、 識別符号の付与を終了し、
前記第 3の送信手段は、
前記識別符号付与終了信号を受けると直ちに自装置よりも制御装置から遠い側 に隣接して接続されている被制御装置に前記識別符号付与終了信号を通知するこ とを特徴とする請求の範囲第 1項に記載のシーケンス制御装置。
7 . 前記第 3の送信手段は、 予め定められた自装置に付与する識別符号の数に応じて識別符号の付与に要す る時間を換算して、 前記識別符号付与開始信号検出手段が検出した第 2の識別符 号付与開始信号を前記換算した時間分だけ遅延させて出力することを特徴とする 請求の範囲第 1項に記載のシーケンス制御装置。
8 . 前記識別符号付与手段は、
前記第 3の送信手段が前記第 2の識別符号付与開始信号を出力するタイミング で自装置に識別符号を付与することを特徴とする請求の範囲第 7項に記載のシー ケンス制御装置。
9 . 前記識別符号付与時期検出手段は、
前記第 1および第 2の識別符号付与開始信号を検出した後にノィズを検出した 場合には、 検出したノイズを前記識別符号付与終了信号とし、
前記第 3の送信手段は、
前記識別符号付与終了信号を自装置よりも制御装置から遠い側に隣接して接続 されている被制御装置に通知することを特徵とする請求の範囲第 1項に記載のシ 一ケンス制御装置。
1 0 . 前記第 1の送信手段は、
前記第 1の識別符号付与開始信号を前記データ送信に用いる経路に出力し、 前記第 2および第 3の送信手段は、
前記第 2の識別符号付与開始信号および識別符号付与終了信号を前記シリアル 接続の経路に出力することを特徴とする請求の範囲第 1項に記載のシーケンス制 御装置。
PCT/JP2003/012778 2003-10-06 2003-10-06 シーケンス制御装置 WO2005033812A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2003/012778 WO2005033812A1 (ja) 2003-10-06 2003-10-06 シーケンス制御装置
JP2005509324A JP4353943B2 (ja) 2003-10-06 2003-10-06 シーケンス制御装置
DE10393614T DE10393614B4 (de) 2003-10-06 2003-10-06 Folgeregeleinheit
US10/530,360 US7009913B2 (en) 2003-10-06 2003-10-06 Sequence controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/012778 WO2005033812A1 (ja) 2003-10-06 2003-10-06 シーケンス制御装置

Publications (1)

Publication Number Publication Date
WO2005033812A1 true WO2005033812A1 (ja) 2005-04-14

Family

ID=34401465

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/012778 WO2005033812A1 (ja) 2003-10-06 2003-10-06 シーケンス制御装置

Country Status (4)

Country Link
US (1) US7009913B2 (ja)
JP (1) JP4353943B2 (ja)
DE (1) DE10393614B4 (ja)
WO (1) WO2005033812A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003038A (ja) * 2008-06-19 2010-01-07 Koyo Electronics Ind Co Ltd シリアル接続内での各ユニットのｉｄ自動割付方式
CN101937191A (zh) * 2009-06-26 2011-01-05 富士电机控股株式会社 安全装置和功率转换器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4591961B2 (ja) * 2005-07-27 2010-12-01 パナソニック株式会社 １線式データ通信方式における通信装置
US8134451B1 (en) * 2007-05-31 2012-03-13 Impinj, Inc. RFID tag chips and tags capable of backscattering more codes and methods
US8390431B1 (en) 2007-05-31 2013-03-05 Impinj, Inc. RFID tags that backscatter more codes
US8781053B2 (en) * 2007-12-14 2014-07-15 Conversant Intellectual Property Management Incorporated Clock reproducing and timing method in a system having a plurality of devices
US8467486B2 (en) * 2007-12-14 2013-06-18 Mosaid Technologies Incorporated Memory controller with flexible data alignment to clock
DE102014200321A1 (de) * 2014-01-10 2015-07-16 Robert Bosch Gmbh Verfahren zum Starten eines Batteriemanagementsystems
JP6247247B2 (ja) * 2015-04-10 2017-12-13 ファナック株式会社 制御システム
GB2568724B (en) * 2017-11-24 2021-08-18 Ge Aviat Systems Ltd Method and apparatus for initializing a controller module
US10826782B2 (en) 2018-10-30 2020-11-03 Ge Aviation Systems Limited Method and apparatus for initializing a controller module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468862A (en) * 1987-09-09 1989-03-14 Nec Corp Device number setting system
JP2000506660A (ja) * 1997-09-13 2000-05-30 リンダウェル、ドルニエ、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング 機械、特に動力織機の制御装置および制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4669070A (en) * 1979-09-18 1987-05-26 Rca Corporation Signal format for optical tape record/playback system
JPH01102669A (ja) 1987-10-15 1989-04-20 Fujitsu Ltd 装置番号設定方式
GB2288954B (en) * 1994-04-15 1998-10-14 Vlsi Technology Inc Method and apparatus for providing programmable serial communications
US5734329A (en) * 1995-07-13 1998-03-31 Dell Usa L.P. Method and apparatus for superimposing self-clocking multifunctional communications on a static digital signal line
US5751220A (en) * 1995-07-14 1998-05-12 Sensormatic Electronics Corporation Synchronized network of electronic devices including back-up master units
US5914957A (en) * 1996-12-19 1999-06-22 Otis Elevator Company Automatic node configuration with identical nodes
US5883894A (en) * 1996-12-30 1999-03-16 3Com Corporation Shared auto-negotiation logic for multiple port network devices
EP0872978A1 (en) * 1997-04-18 1998-10-21 Alcatel Communication system, master station and slave station
US6891805B2 (en) * 2001-02-06 2005-05-10 Telephonics Corporation Communications system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468862A (en) * 1987-09-09 1989-03-14 Nec Corp Device number setting system
JP2000506660A (ja) * 1997-09-13 2000-05-30 リンダウェル、ドルニエ、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング 機械、特に動力織機の制御装置および制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003038A (ja) * 2008-06-19 2010-01-07 Koyo Electronics Ind Co Ltd シリアル接続内での各ユニットのｉｄ自動割付方式
CN101937191A (zh) * 2009-06-26 2011-01-05 富士电机控股株式会社 安全装置和功率转换器
JP2011008642A (ja) * 2009-06-26 2011-01-13 Fuji Electric Holdings Co Ltd 安全装置および電力変換器

Also Published As

Publication number Publication date
JP4353943B2 (ja) 2009-10-28
US20050270907A1 (en) 2005-12-08
JPWO2005033812A1 (ja) 2006-12-14
US7009913B2 (en) 2006-03-07
DE10393614B4 (de) 2012-04-05
DE10393614T5 (de) 2005-09-29

Similar Documents

Publication Publication Date Title
CN105790754B (zh) 一种数字隔离电路及其控制方法
WO2005033812A1 (ja) シーケンス制御装置
TWI637183B (zh) 時鐘閘控電路及相關掃描鏈電路
EP0276641A2 (en) Data coding interface
CN103378825A (zh) 孤立系统数据通信
EP3872996A1 (en) Adc-sampled data identification method and system, integrated circuit, and decoding device
US10700704B2 (en) Serial general purpose input/output system
CN113285579B (zh) 多通道信号的同步方法、电源模块、电子设备及电源设备
US8942300B1 (en) Integrated digitizer system with streaming interface
RU2363963C1 (ru) Многоканальная система для предупреждения о возникновении сейсмических толчков и цунами
CN112526205B (zh) 基于mcu的dma功能控制ad转换器峰值采样方法
RU2379829C1 (ru) Резервированный счетчик для формирования меток времени
US3761618A (en) Traffic usage encoder
CN112286083B (zh) 一种控制电路
CN114679158B (zh) 周期信号发生装置、信号处理系统及其周期信号发生方法
RU1798786C (ru) Устройство контрол группы цифровых блоков
SU1278850A1 (ru) Устройство дл контрол генератора М-последовательностей
JPH05347651A (ja) データフレーム間の休止時間設定回路
SU1173415A1 (ru) Устройство дл статистического контрол логических блоков
CN102111260B (zh) 一种跨时钟域事件双向传递的方法及其装置
SU1298930A1 (ru) Устройство дл контрол дискретного канала
RU2132573C1 (ru) Кодоимпульсное передающее устройство
SU370632A1 (ru) ВСЕСОЮЗНАЯ '^ __..Л;Р1П-::л,- :_v,,,,^.j,g -_?i:Hiiii>&;i-eHa МБА ^-I4ECKAf !
SU1739506A1 (ru) Устройство дл обнаружени кодовых комбинаций
RU2025049C1 (ru) Устройство для декодирования групповых кодов

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2005509324

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10530360

Country of ref document: US

AK Designated states

Kind code of ref document: A1

Designated state(s): DE JP US

RET De translation (de og part 6b)

Ref document number: 10393614

Country of ref document: DE

Date of ref document: 20050929

Kind code of ref document: P

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607