TWI637183B - 時鐘閘控電路及相關掃描鏈電路 - Google Patents

時鐘閘控電路及相關掃描鏈電路 Download PDF

Info

Publication number
TWI637183B
TWI637183B TW107100921A TW107100921A TWI637183B TW I637183 B TWI637183 B TW I637183B TW 107100921 A TW107100921 A TW 107100921A TW 107100921 A TW107100921 A TW 107100921A TW I637183 B TWI637183 B TW I637183B
Authority
TW
Taiwan
Prior art keywords
clock
scan
signal
enable
clock signal
Prior art date
Application number
TW107100921A
Other languages
English (en)
Other versions
TW201825921A (zh
Inventor
陳易緯
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201825921A publication Critical patent/TW201825921A/zh
Application granted granted Critical
Publication of TWI637183B publication Critical patent/TWI637183B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318577—AC testing, e.g. current testing, burn-in
    • G01R31/31858—Delay testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C2029/3202—Scan chain

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供了一種掃描鏈電路。該掃描鏈電路包括第一掃描正反器、第二掃描正反器與時鐘發生器；第一掃描正反器與第二掃描正反器均包括資料登錄端、掃描輸入端、時鐘端與資料輸出端；第二掃描正反器的資料登錄端耦接第一掃描正反器的資料輸出端。在測試模式的一個掃描位移週期內，第二時鐘賦能信號的賦能脈衝比第一時鐘賦能信號的賦能脈衝延遲，並且時鐘發生器根據掃描時鐘信號與第一時鐘賦能信號產生第一時鐘信號，根據掃描時鐘信號與第二時鐘賦能信號進一步產生第二時鐘信號。本發明的掃描鏈電路能夠避免高峰值電流的發生且防止由時鐘偏移引起的誤差。

Description

時鐘閘控電路及相關掃描鏈電路
本發明涉及掃描鏈電路領域，特別是涉及應用於掃描鏈電路的時鐘閘控電路。
對於積體電路來講，掃描鏈電路應用於在測試過程期間的組合邏輯塊中檢測各種製造故障。通常，掃描鏈電路由幾個串聯耦接的掃描正反器組成。掃描鏈電路可以在測試模式下在一個捕獲週期之前重複位移週期(shift cycle)來測試組合邏輯塊。在位移週期期間，所有的掃描正反器同時被同一個時鐘信號觸發，以根據各自的測試信號工作，這將引起高峰值電流，導致積體電路的損壞。
有鑑於此，本發明特提供一種新的掃描鏈電路。
本發明提供掃描鏈電路的一個實施例。該掃描鏈電路包括第一掃描正反器、第二掃描正反器與時鐘發生器。第一掃描正反器包括資料登錄端、掃描輸入端、用於接收第一時鐘信號的時鐘端與資料輸出端。第二掃描正反器包括耦接第一掃描正反器的資料輸出端的資料登錄端、掃描輸入端、用於接收第二時鐘信號的時鐘端與資料輸出端。時鐘發生器用於接收功能時鐘信號、掃描時鐘信號、第一時鐘賦能信號、第 二時鐘賦能信號與用於指示掃描鏈電路是否處於測試模式的測試賦能信號。在測試模式的掃描位移週期中，第二時鐘賦能信號的賦能脈衝比第一時鐘賦能信號的賦能脈衝延遲，並且時鐘發生器根據掃描時鐘信號和第一時鐘賦能信號產生第一時鐘信號，更進一步地根據掃描時鐘信號與第二時鐘賦能信號產生第二時鐘信號。
本發明提供了掃描鏈電路的另一個實施例。掃描鏈電路包括多工器、第一時鐘閘控電路、第二時鐘閘控電路、第一掃描正反器與第二掃描正反器。多工器包括：用於接收功能時鐘信號的第一輸入端、用於接收掃描時鐘信號的第二輸入端，且第二輸入端在測試賦能信號控制下傳輸功能時鐘信號或者掃描時鐘信號作為參考時鐘信號使用，測試賦能信號用於指示掃描鏈電路是否處於測試模式。第一時鐘閘控電路包括用於接收參考時鐘信號的時鐘輸入端、用於接收第一時鐘賦能信號的時鐘賦能端、用於接收第一閘控賦能信號的閘控賦能端、接收測試賦能信號的測試賦能端與輸出第一時鐘信號的時鐘輸出端。第二時鐘閘控電路包括用於接收時鐘參考信號的時鐘輸入端、接收第二時鐘賦能信號的時鐘賦能端、用於接收第二閘控賦能信號的閘控賦能端、用於接收測試賦能信號的測試賦能端與用於輸出第二時鐘信號的時鐘輸出端。第一掃描正反器包括資料登錄端、掃描輸入端、用於接收第一時鐘信號的時鐘端和資料輸出端。第二掃描正反器包括耦接第一掃描正反器的資料輸出端的資料登錄端、掃描輸入端、接收第二時鐘信號的時鐘端與資料輸出端。
本發明提供的掃描鏈電路能夠避免高峰值電流的發生且防 止由時鐘偏移引起的誤差。
1‧‧‧掃描鏈電路
10‧‧‧時鐘發生器
11‧‧‧控制器
G10-G13‧‧‧掃描組
20‧‧‧多工器
21‧‧‧緩衝區
CGA~CGD‧‧‧時鐘閘控電
4‧‧‧時鐘閘控電路
40‧‧‧或閘電路
41與43‧‧‧及閘電路
42‧‧‧鎖存電路
6‧‧‧時鐘閘控電路
60與62‧‧‧反或閘電路
61‧‧‧反相器
63‧‧‧鎖存電路
64‧‧‧及閘電路
第1圖示出了本發明提供的掃描鏈電路的一典型實施例；第2圖示出了本發明提供的時鐘發生器的一典型實施例；第3圖示出了本發明提供的基於一典型實施例的時鐘信號和時鐘賦能信號的時序示意圖；第4圖示出了本發明提供的時鐘閘控電路的一典型實施例；第5圖示出了基於一典型實施例的時鐘閘控電路的主信號的時序示意圖；第6圖示出了本發明提供的時鐘閘控電路的另一典型實施例。
下面的描述是實施本發明的最佳實施方式，所做出的描述是為了說明本發明的基本原則且不應該做限制性理解，本發明的範圍由參考所附專利申請範圍最佳確定。
請參閱第1圖，第1圖是本發明提供的掃描鏈電路的一實施例，該掃描鏈電路用於在測試過程中降低峰值功率。如第1圖所示，掃描鏈電路1包括時鐘發生器10、控制器11，掃描組G10~G13。掃描鏈電路1可以在功能模式與測試模式兩種模式下工作。當掃描鏈電路1在測試模式下工作時，與掃描鏈電路1耦接的組合邏輯塊可以通過測試模式下在捕獲週期之前重複位移週期來進行測試。每個掃描組都包括若干個串聯耦接的掃描正反器。在本實施例中，採用G10~G13四個 掃描組作為示例，每一個掃描組都包括三個掃描正反器。例如，掃描組G10包括三個掃描正反器DFFA、DFF_SP01與DFF_SP02；掃描組G11包括三個掃描正反器DFFB、DFF_SP11與DFF_SP12；掃描組G12包括三個掃描正反器DFFC、DFF_SP21與DFF_SP22；掃描組G13包括三個掃描正反器DFFD、DFF_SP31與DFF_SP32。每一個掃描正反器都包括資料登錄端D、掃描輸入端SI、掃描賦能端SE、時鐘端CK、及一個資料輸出端Q。同一個掃描組中的掃描正反器的時鐘端CK接收由時鐘發生器10發送的相同的時鐘信號。具體地說，掃描組G10包括的掃描正反器DFFA、DFF_SP01和DFF_SP02的時鐘端CK接收時鐘信號CKL_P0；掃描組G11包括的掃描正反器DFFB、DFF_SP11與DFF_SP12的時鐘端CK接收時鐘信號CKL_P1；掃描組G12包括的掃描正反器DFFC、DFF_SP21與DFF_SP22的時鐘端CK接收時鐘信號CKL_P2；掃描組G13包括的掃描正反器DFFD、DFF_SP31與DFF_SP32的時鐘端CK接收時鐘信號CKL_P3。
如第1圖所示，在同一個掃描組內，一個掃描正反器的掃描輸入端SI耦接同一掃描組的前一個掃描正反器的資料輸出端Q以形成該掃描組的掃描路徑。例如，在掃描組G10中，掃描正反器DFF_SP01的掃描輸入端SI耦接掃描正反器DFFA的資料輸出端Q，掃描正反器DFF_SP02的掃描輸入端SI耦接掃描正反器DFF_SP01的資料輸出端Q，這樣形成掃描組10的經過掃描正反器DFFA、DFF_SP01與DFF_SP02的掃描路徑。在本實施例中，因為有四個掃描組G10~G13，所以為掃描組G10~G13分別形成四條掃描路徑。此 外，一個掃描組中的一個掃描正反器的資料登錄端D耦接另一組的掃描正反器的資料輸出端Q形成功能路徑。例如，掃描組G11中的掃描正反器DFFB的資料登錄端D耦接掃描組G10中的掃描正反器DFFA的資料輸出端Q。根據這個掃描正反器之間的連接關係，一個掃描路徑由屬於同一掃描組並接收相同時鐘信號的掃描正反器組成，而一個功能路徑由至少兩個屬於不同掃描組且接收不同的掃描時鐘相位信號的掃描正反器組成。在一個具體的實施例中，在一個掃描組中第一個掃描正反器的掃描輸入端SI，例如掃描組G10中的掃描正反器DFFA，在掃描鏈電路1處於測試模式時接收測試輸入信號。此外，在另一個實施例中，在一個功能路徑的第一個掃描正反器的資料登錄端D，例如掃描正反器DFFA的資料登錄端D，在掃描鏈電路1處於功能模式的時候接收功能資料信號。
根據上述實施例，對每一個掃描正反器而言，掃描賦能端SE接收用於指示對應的掃描路徑和對應的功能路徑中哪個是可用的掃描賦能信號SSE。例如，當掃描賦能信號SSE指示對應的掃描路徑是可用的(例如，當掃描鏈電路1處於測試模式中的一個掃描位移週期)，掃描正反器根據其掃描輸入端SI的信號工作，當掃描賦能信號SSE指示對應的功能路徑是可用的(例如，當掃描鏈電路1處在功能模式或者是測試模式中的一個捕獲週期中)，掃描正反器根據其資料登錄端D的信號工作。掃描賦能信號SSE是由控制器11根據掃描鏈電路1的工作時序生成的。
請參考第1圖，時鐘發生器10在功能模式時接收功能時鐘 信號func_clock，在測試模式時接收掃描時鐘信號scan_clock，此外還有時鐘賦能信號SCKEN0~SCKEN3、測試賦能信號STE和閘控賦能信號SEN0~SEN3。測試賦能信號STE用於指示掃描鏈電路1是處於掃描模式還是功能模式。閘控賦能信號SEN0~SEN3分別用於表示掃描組G10~G13的時間閘控是否已經啟用。當掃描鏈電路1處於測試模式時，時鐘發生器根據掃描時鐘信號scan_clock、測試賦能信號STE、時鐘賦能信號SCKEN0~SCKEN3及閘控賦能信號SEN0~SEN3生成時鐘信號CLK_P0~CLK_P3。當掃描鏈電路1處於功能模式時，時鐘發生器10根據功能時鐘信號function_clock、測試賦能信號STE、時鐘賦能信號SCKEN0~SCKEN3及閘控賦能信號SEN0~SEN3生成時鐘信號CLK_P0~CLK_P3。時鐘發生器10的信號，例如，時鐘賦能信號SCKEN0~SCKEN3、測試賦能信號STE及閘控賦能信號SEN0~SEN3是由控制器11根據掃描鏈電路1的工作時序生成的。接下來的章節中將會描述時鐘發生器10是如何生成時鐘信號CLK_P0~CLK_P3的。
請參閱第2圖，時鐘發生器10包括多工器20、多個緩衝區21與給掃描組提供時鐘信號的多個時鐘閘控電路。如上文所述，本實施例中有四個掃描組G10~G13，因此時鐘發生器10包括四個時鐘閘控電路CGA~CGD，四個時鐘閘控電路CGA~CGD分別為掃描組G10~G13生成時鐘信號CLK_P0~CLK_P3。多工器20有兩個用於接收功能時鐘信號function_clock和掃描時鐘信號scan_clock的輸入端，和用於輸出參考時鐘信號SCK的輸出端。多工器20由測試賦能信 號STE控制，且多工器20選擇傳輸功能時鐘信號function_clock或者掃描時鐘信號scan_clock作為參考時鐘信號SCK。當測試賦能信號STE處於高電平狀態指示著掃描鏈電路1處於測試模式，多工器20傳輸作為參考時鐘信號SCK的掃描時鐘信號scan_clock。當測試賦能信號STE處於低電平狀態指示著掃描鏈電路1處於功能模式，多工器20傳輸作為參考時鐘信號SCK的功能時鐘信號function_clock。參考時鐘信號SCK通過緩衝區21提供給時鐘閘控電路CGA~CGD。
請參閱第2圖，時鐘閘控電路CGA~CGD的任何一個都具有時鐘輸入端CK、時鐘賦能端SE_CKEN、閘控賦能端EN、測試賦能端TE和時鐘輸出端Q。時鐘閘控電路CGA~CGD的時鐘輸入端CK都接收由多工器20傳輸的參考時鐘信號SCK。時鐘閘控電路CGA~CGD的測試賦能端TE都接受測試賦能信號STE。對每一個時鐘閘控電路而言，閘控賦能端EN接收對應的閘控賦能信號，時鐘賦能端SE_CKEN接收對應的時鐘賦能信號。具體地說，時鐘閘控電路CGA的閘控賦能端EN接收閘控賦能信號SEN0，時鐘賦能端SE_CKEN接收時鐘賦能信號SCKEN0；時鐘閘控電路CGB的閘控賦能端EN接收閘控賦能信號SEN1，時鐘賦能端SE_CKEN接收時鐘賦能信號SCKEN1；時鐘閘控電路CGC的閘控賦能端EN接收閘控賦能信號SEN2，時鐘賦能端SE_CKEN接收時鐘賦能信號SCKEN2；時鐘閘控電路CGD的閘控賦能端EN接收閘控賦能信號SEN3，時鐘賦能端SE_CKEN接收時鐘賦能信號SCKEN3。時鐘閘控電路CGA~CGD分別為掃描組G10~G13生成時鐘信號CLK_P0~CLK_3。
如第3圖所示，第3圖顯示了時鐘信號CLK_P0~CLK_3與時鐘賦能信號SCKEN0~SCKEN3的設定的時刻。在本實施例中，在測試模式下的每一個掃描位移週期P_scan-shift中，時鐘賦能信號SCKEN0~SCKEN3中任一個都具有用於位移週期操作的完全賦能脈衝，時鐘賦能信號SCKEN0~SCKEN的完全賦能脈衝依次發生。具體地說，時鐘賦能信號SCKEN1的完全賦能脈衝PUL1比時鐘賦能信號SCKEN0的全賦能脈衝PUL0延遲，時鐘賦能信號SCKEN2的完全賦能脈衝PUL2比時鐘賦能信號SCKEN1的全賦能脈衝PUL1延遲，時鐘賦能信號SCKEN3的完全賦能脈衝PUL3比時鐘賦能信號SCKEN2的完全賦能脈衝PUL2延遲。通過時鐘閘控電路CGA~CGD的操作，回應時鐘賦能信號SCKEN0~SCKEN3。時鐘信號CLK_P0~CLK_3也是依次發生，因此，掃描組G10~G13的掃描路徑依次啟動。參閱第3圖，為了回應時鐘賦能信號SCKEN0~SCKEN3設定的時刻，時鐘信號CLK_P0~CLK_P3的時鐘脈衝不重疊。具體的說，時鐘信號CLK_P1的時鐘脈衝比時鐘信號CLK_P0的時鐘脈衝延遲，時鐘信號CLK_P2的時鐘脈衝比時鐘信號CLK_P1的時鐘脈衝延遲，時鐘信號CLK_P3的時鐘脈衝比時鐘信號CLK_P2的時鐘脈衝延遲。因此，由於時鐘信號CLK_P0~CLK_P3的時序，掃描組G10~G13的掃描路徑不會被同時啟動。
請參閱第3圖，在掃描位移週期P_scan-shift中最後發生的時鐘信號CLK_P3的時鐘脈衝發生之後，掃描鏈電路1將進入一個後續掃描捕獲週期P_scan-capcure，時鐘賦能信號 SCKEN0~SCKEN3的賦能脈衝在掃描捕獲週期P_scan-capcure內同時發生。通過時鐘閘控電路CGA~CGD的操作，回應於時鐘賦能信號SCKEN0~SCKEN3，時鐘信號CLK_P0~CLK_P3中的時鐘信號在掃描捕獲週期P_scan-capcure內同時發生。
根據本實施例，當掃描鏈電路1工作在功能模式下時，時鐘賦能信號SCKEN0~SCKEN3保持在高電平。
第4圖是時鐘閘控電路的一個典型實施例。請參閱第4圖，第4圖提供了一個時鐘閘控電路4。在本實施例中，時鐘閘控電路CGA~CGD中的任一時鐘閘控電路都可以通過時鐘閘控電路4來實施。因此，在第4圖中，參考標號“SCKENX”、“SENX”、“CGENX”、“CGQX”與“CLK_PX”都是向時鐘閘控電路CGA~CGD中的其中一個發送的信號，其中，“X”是0、1、2或者3分別代表了時鐘閘控電路CGA、CGB、CGC或者CGD。參閱第4圖，時鐘閘控電路4包括或閘電路40、及閘電路41與43及鎖存電路42。或閘電路40的一個輸入端耦接測試賦能端TE，以接收測試賦能信號STE，或閘電路40的另一個輸入端耦接閘賦能端EN，以接收對應的閘控賦能信號SENX。及閘電路41的一個輸入端耦接時鐘賦能端SE_CKEN，以接收到對應的時鐘賦能信號SCKENX，及閘電路41的另一個輸入端耦接或閘電路40的輸出端。及閘電路41的輸出端輸出對應的賦能信號CGENX。鎖存電路42是脈衝下降沿觸發的鎖存電路。鎖存電路42的輸入端耦接及閘電路41的輸出端，以接收到對應的賦能信號CGENX，鎖存電路42的時鐘端CK耦接時鐘輸入端CK，以接收到參 考時鐘信號SCK，鎖存電路42的輸出端Q輸出對應的閘控輸出信號CGQX。及閘電路43的一個輸入端耦接時鐘輸入端CK，以接收到參考時鐘信號SCK，及閘電路43的另一個輸入端耦接正反器D的輸出端Q，及閘電路43的輸出端向對應的時鐘輸出端Q輸出對應的時鐘信號CLK_PX。
第5圖展示了時鐘閘控電路4的主要信號在掃描模式下一個掃描位移週期內的時序，在下文中，以時鐘閘控電路CGA的信號SCK、SCKEN0、STE、CGEN0、CGQ0及CLK_P0為例說明，也就是說，本實施例是第4圖中“X”=0的情況。在這個掃描位移週期中，測試賦能信號STE保持在高電平。通過或閘電路40的邏輯運算，無論閘控賦能信號SEN0的電平高低，或閘電路40的輸出端的信號都保持在高電平。及閘電路41回應時鐘賦能信號SCKEN0的賦能脈衝PUL0生成具有脈衝PCG0的賦能信號CGEN0。鎖存器42回應參考時鐘信號SCK脈衝的下降沿鎖存賦能信號CGEN0以產生選通輸出信號CGQ0。然後，及閘電路43進行與的邏輯運算，根據參考時鐘信號SCK及閘控輸出信號CGQ0，產生一個具有時鐘脈衝PCLK0的時鐘信號CLK_P0。其他時鐘閘控電路CGB~CGD的工作內容與上述時鐘閘控電路CGA的工作相同，因此此處不再贅述。
第6圖展示了時鐘閘控電路另一個典型的實施例。請參閱第6圖，第6圖提供了一個時鐘閘控電路6。在本實施例中，時鐘閘控電路CGA~CGD中的任一個都可以由時鐘閘控電路6實現。因此，在第6圖中，參考標號“SCKENX”，“SENX”，“CGENX”， “CGQX”及“CLK_PX”是時鐘閘控電路CGA~CGD其中一個時鐘閘控電路的信號，其中符號“X”為0、1、2或3時，分別對應時鐘選通電路CGA，CGB，CGC或CGD。請參閱第6圖，時鐘閘控電路6包括反或閘電路60與62、反相器61、鎖存電路63及及閘電路64。反或閘電路60的一個輸入端耦接測試賦能端以接收測試賦能信號STE，反或閘電路60的另一個輸入端耦接閘控賦能端EN來接收對應的閘控賦能信號SENX。反相器61的輸入端耦接時鐘賦能端SE_CKEN來接收對應的時鐘賦能信號SCKENX。反或閘電路62的一個輸入端耦接反相器61的輸出端，反或閘電路62的另一個輸入端耦接反或閘電路60的輸出端。反或閘電路62的輸出端輸出對應的賦能信號CGENX。鎖存電路63是脈衝下降沿觸發鎖存器。鎖存電路63的輸入端D耦接反或閘電路62的輸出端以接收輸出對應的賦能信號CGENX，鎖存電路63的時鐘端CK耦接時鐘輸入端CK以接收參考時鐘信號SCK，鎖存電路63的輸出端Q輸出對應的閘控輸出信號CGQX。及閘電路64的一個輸入端耦接時鐘輸入端CK以接收參考時鐘信號SCK，及閘電路64的另一個輸入端耦接正反器D的輸出端Q，及閘電路64的輸出端向對應的時鐘輸出端Q輸出對應的時鐘信號CLK_PX。
時鐘閘控電路6的運作與時鐘閘控電路4的運作相似。在第6圖所示的實施例中，反或閘電路60和62及反相器61組成了一個如第4圖中所示的由或閘電路40及及閘電路41組成的電路等效的電路。因此，時鐘閘控電路6的主要信號的時序與時鐘閘控電路4的主要信號的時序相同，例如，如第5圖所示。
根據上述實施例可知，只有一個時鐘路徑由多工器20及用於功能時鐘信號func_clock與掃描時鐘信號scan_clock的緩衝器21組成。當掃描鏈電路1在測試模式下的每一個掃描位移週期中工作時，掃描組G10~G13不會被同時啟動，這避免了高峰值電流的發生。此外，當掃描鏈電路1在功能模式下工作時，由於所有掃描正反器通過相同的時鐘路徑接收相同的參考時鐘信號SCK(即功能時鐘信號func_clock)，使得不存在由幾個時鐘路徑感應而生成的時鐘偏移，並且防止了由時鐘偏移引起的操作掃描正反器時的誤差。
上述所示的流程圖旨在說明根據本發明的視訊編碼或解碼進程的示例。在不背離本發明精神的情況下，本領域技術人員可以修改每一步驟、重新排列這些步驟、拆分一個步驟或者合併複數個步驟以實施本發明，在本發明中，已經使用了特定的語法與語義以說明實施本發明實施例的示例，本領域技術人員在不背離本發明精神的前提下，可以透過用相等的語法與語義替換這些語法與語義來實施本發明。

Claims (16)

  1. 一種掃描鏈電路，包括：一第一掃描正反器，包括：一資料登錄端、一掃描輸入端、接收一第一時鐘信號的一時鐘端與一資料輸出端；一第二掃描正反器，包括：耦接所述第一掃描正反器的所述資料輸出端的一資料登錄端、一掃描輸入端、接收第二時鐘信號的一時鐘端與一資料輸出端；以及一時鐘發生器，用於接收一功能時鐘信號、一掃描時鐘信號、一第一時鐘賦能信號、一第二時鐘賦能信號與用於指示所述掃描鏈電路是否處於一測試模式的一測試賦能信號；其中，在所述測試模式下的一個掃描位移週期內，所述第二時鐘賦能信號的賦能脈衝比所述第一時鐘賦能信號的賦能脈衝延遲；以及所述時鐘發生器根據所述掃描時鐘信號與所述第一時鐘賦能信號產生所述第一時鐘信號，並進一步根據所述掃描時鐘信號與所述第二時鐘賦能信號產生所述第二時鐘信號。
  2. 如申請專利範圍第1項所述之掃描鏈電路，其中在所述測試模式下的一個掃描位移週期內，所述第二時鐘信號的時鐘脈衝比所述第一時鐘信號的時鐘脈衝延遲，且所述第一時鐘信號的所述時鐘脈衝不會與所述第二時鐘信號的所述時鐘脈衝重疊。
  3. 如申請專利範圍第1項所述之掃描鏈電路，其中所述掃描鏈電路進一步包括：一第三掃描正反器，包括：一資料登錄端、耦接所述第一掃描正反 器的所述資料輸出端的一掃描輸入端、接收所述第一時鐘信號的一時鐘端與一資料輸出端；一第四掃描正反器，包括：一資料登錄端、耦接所述第二掃描正反器的所述資料輸出端的一掃描輸入端、接收所述第二時鐘信號的一時鐘端與一資料輸出端。
  4. 如申請專利範圍第1項所述之掃描鏈電路，其中所述時鐘發生器包括：一多工器，包括：接收所述功能時鐘信號的一第一輸入端、接收所述掃描時鐘信號且在所述測試賦能信號控制下傳輸作為參考時鐘信號使用的所述功能時鐘信號或所述掃描時鐘信號的一第二輸入端；一第一時鐘閘控電路，包括：接收所述參考時鐘信號的一時鐘輸入端、接收所述第一時鐘賦能信號的一時鐘賦能端、接收第一閘控賦能信號的一閘控賦能端、接收所述測試賦能信號的一測試賦能端與輸出所述第一時鐘信號的一時鐘輸出端；一第二時鐘閘控電路，包括：接收所述參考時鐘信號的一時鐘輸入端、接收所述第二時鐘賦能信號的一時鐘賦能端、接收第二時鐘賦能信號的一閘控賦能端、接收所述測試賦能信號的測試賦能端與輸出所述第二時鐘信號的一時鐘輸出端；其中，在所述測試模式中，所述多工器將所述掃描時鐘信號作為所述參考時鐘信號傳輸，所述第一時鐘閘控電路根據所述參考時鐘信號生與所述第一時鐘賦能信號生成所述第一時鐘信號，所述第二閘控電路根據所述參考時鐘信號與所述第二時鐘賦能信號生成所述第 二時鐘信號；所述第二時鐘信號的時鐘脈衝比所述第一時鐘信號的時鐘脈衝延遲。
  5. 如申請專利範圍第4項所述之掃描鏈電路，其中所述第一時鐘閘控電路與所述第二時鐘閘控電路均包括：一或閘電路，包括：耦接對應的所述測試賦能端的一第一輸入端、耦接對應的所述時鐘賦能端的一第二輸入端與一輸出端；一第一及閘電路，包括：耦接對應的所述時鐘賦能端的一第一輸入端，耦接所述或閘的所述輸出端的一第二輸入端與一輸出端；一鎖存電路，包括：耦接所述第一及閘電路的輸出端的一輸入端、接收所述參考時鐘信號的一時鐘端與一輸出端，其中，所述鎖存電路是脈衝下降沿觸發鎖存電路；一第二及閘電路，包括接收所述參考時鐘信號的一第一輸入端、耦接所述鎖存電路的所述輸出端的一第二輸入端與耦接對應的所述時鐘輸出端的一輸出端。
  6. 如申請專利範圍第5項所述之掃描鏈電路，其中包括：在所述測試模式下，所述測試賦能由高電平觸發。
  7. 如申請專利範圍第4項所述之掃描鏈電路，其中所述第一時鐘閘控電路與所述第二時鐘閘控電路中的每一個均包括：一第一反或閘，包括：耦接對應的所述測試賦能端的一第一輸入端、耦接對應的所述時鐘閘控賦能端的一第二輸入端與一輸出端；一反相器，包括：耦接對應的所述時鐘賦能端的一輸入端與一輸出 端；一第二反或閘，包括：耦接所述反相器的所述輸出端的一第一輸入端，耦接所述或閘的所述輸出端的一第二輸入端與一輸出端；一鎖存電路，包括：耦接所述第一及閘的所述輸出端的一輸入端，接收所述參考時鐘信號的一時鐘端與一輸出端，其中所述鎖存電路是脈衝下降沿觸發鎖存電路；一及閘，包括：接收所述參考時鐘信號的一第一輸入端，耦接所述鎖存電路的所述輸出端的一第二輸入端與耦接對應的所述時鐘輸出端的一輸出端。
  8. 如申請專利範圍第7項所述之掃描鏈電路，其中在所述測試模式下，所述測試賦能處於高電平。
  9. 一種掃描鏈電路，其中包括：一多工器，包括：接收一功能時鐘信號的一第一輸入端，接收一掃描時鐘信號並由一測試賦能信號控制的一第二輸入端，所述第二輸入端發送所述功能時鐘信號或所述掃描時鐘信號以用作一參考時鐘信號，其中，所述測試賦能信號用於指示所述掃描鏈電路是否處於一測試模式；一第一時鐘閘控電路，包括：接收所述參考時鐘信號的一時鐘輸入端，接收第一時鐘賦能信號的一時鐘賦能端，接收第一閘控賦能信號的一閘控賦能端，接收所述測試賦能信號的一測試賦能端與輸出第一時鐘信號的一時鐘輸出端；一第二時鐘閘控電路，包括：接收所述參考時鐘信號的一時鐘輸入 端，接收第二時鐘賦能信號的一時鐘賦能端，接收一第二閘控賦能信號的一閘控賦能端，接收所述測試賦能信號的一測試賦能端與輸出第二時鐘信號的一時鐘輸出端；一第一掃描正反器，包括：一資料登錄端、一掃描輸入端，接收所述第一時鐘信號的一時鐘端與一資料輸出端；一第二掃描正反器，包括：耦接所述第一掃描正反器的所述資料輸出端的一資料登錄端、一掃描輸入端、接收所述第二時鐘信號的一時鐘端與一資料輸出端。
  10. 如申請專利範圍第9項所述之掃描鏈電路，其中在測試模式下的一個掃描位移週期內，所述第二時鐘信號的時鐘脈衝比所述第一時鐘信號的時鐘脈衝延遲，並且所述第一時鐘信號的時鐘脈衝不會與所述第二時鐘信號的時鐘脈衝重疊。
  11. 如申請專利範圍第10項所述之掃描鏈電路，其中在測試模式下的一個掃描位移週期內，所述多工器發射作為所述參考時鐘信號的所述掃描時鐘信號，並且所述第二時鐘賦能信號的賦能脈衝比所述第一時鐘賦能信號的賦能脈衝延遲。
  12. 如申請專利範圍第9項所述之掃描鏈電路，其中所述掃描鏈電路進一步包括：一第三掃描正反器，包括：一資料登錄端、一掃描輸入端，耦接所述第一掃描正反器的所述資料輸出端的一掃描輸入端、接收所述第一時鐘信號的一時鐘端與一資料輸出端；一第四掃描正反器，包括：一資料登錄端、耦接所述第二掃描正反 器的所述資料輸出端的一掃描輸入端、接收所述第二時鐘信號的一時鐘端與一資料輸出端。
  13. 如申請專利範圍第9項所述之掃描鏈電路，其中所述第一時鐘閘控電路與所述第二時鐘閘控電路中的每一個均包括：一或閘，包括：耦接對應的所述測試賦能端的一第一輸入端，耦接對應的所述時鐘閘控賦能端的一第二輸入端與一輸出端；一第一及閘，包括：耦接對應的所述時鐘賦能端的第一輸入端，耦接所述或閘的所述輸出端的第二輸入端與輸出端；一鎖存電路，包括：耦接所述第一及閘的所述輸出端的一輸入端，接收所述參考時鐘信號的一時鐘端與一輸出端，其中，所述鎖存電路是脈衝下降沿觸發鎖存電路；一第二及閘，包括：接收所述參考時鐘信號的一第一輸入端，耦接所述鎖存電路的所述輸出端的一第二輸入端，以及耦接對應的所述時鐘輸出端的一輸出端。
  14. 如申請專利範圍第13項所述之掃描鏈電路，其中在所述測試模式下的一個掃描位移週期內，所述第二時鐘賦能信號的賦能脈衝比所述第一時鐘賦能信號的賦能脈衝延遲，並且所述測試賦能處於高電壓電平。
  15. 如申請專利範圍第9項所述之掃描鏈電路，其中第一時鐘閘控電路與第二時鐘閘控電路中的每一個均包括：一第一反或閘，包括：耦接對應的所述測試賦能端的一第一輸入端，耦接對應的所述時鐘閘控賦能端的一第二輸入端與一輸出端； 一反相器，包括：耦接對應的所述時鐘賦能端的一輸入端與一輸出端；一第二反或閘，包括：耦接所述反相器的所述輸出端的一第一輸入端，耦接所述或閘的所述輸出端的一第二輸入端與一輸出端；一鎖存電路，包括：耦接所述第一及閘的所述輸出端的一輸入端，接收所述參考時鐘信號的一時鐘端與一輸出端，其中所述鎖存電路是脈衝下降沿觸發鎖存電路；一及閘，包括：接收所述參考時鐘信號的一第一輸入端，耦接所述鎖存電路的所述輸出端的一第二輸入端與耦接對應的所述時鐘輸出端的一輸出端。
  16. 如申請專利範圍第15項所述之掃描鏈電路，其中在所述測試模式下的一個掃描位移週期內，所述第二時鐘賦能信號的賦能脈衝比所述第一時鐘賦能信號的賦能脈衝延遲，並且所述測試賦能處於高電壓電平。
TW107100921A 2017-01-13 2018-01-10 時鐘閘控電路及相關掃描鏈電路 TWI637183B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762445822P 2017-01-13 2017-01-13
US62/445,822 2017-01-13
US15/692,048 US20180203067A1 (en) 2017-01-13 2017-08-31 Clock gating circuits and scan chain circuits using the same
US15/692,048 2017-08-31

Publications (2)

Publication Number Publication Date
TW201825921A TW201825921A (zh) 2018-07-16
TWI637183B true TWI637183B (zh) 2018-10-01

Family

ID=62838419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100921A TWI637183B (zh) 2017-01-13 2018-01-10 時鐘閘控電路及相關掃描鏈電路

Country Status (3)

Country Link
US (1) US20180203067A1 (zh)
CN (1) CN108362991A (zh)
TW (1) TWI637183B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109270432B (zh) * 2018-09-28 2024-03-26 长鑫存储技术有限公司 测试方法与测试系统
CN110460479B (zh) * 2019-09-10 2022-02-11 杭州晨晓科技股份有限公司 一种逻辑链路均匀扫描系统及方法
JP2021148628A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体装置
US11366162B2 (en) * 2020-04-16 2022-06-21 Mediatek Inc. Scan output flip-flop with power saving feature
CN111445829B (zh) * 2020-04-21 2022-07-12 Tcl华星光电技术有限公司 输出数据延迟控制模块电路及显示面板
US11454671B1 (en) * 2021-06-30 2022-09-27 Apple Inc. Data gating using scan enable pin
CN113484604B (zh) * 2021-07-08 2023-04-21 中国人民解放军国防科技大学 可消除测量电路影响的set脉冲测量电路及集成电路芯片
CN115179695B (zh) * 2022-08-16 2024-02-20 南京英锐创电子科技有限公司 信号检测电路及胎压监测系统
CN115664391B (zh) * 2022-12-27 2023-03-21 瀚博半导体(上海)有限公司 触发器电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127623A (ja) * 1999-10-27 2001-05-11 Matsushita Electric Ind Co Ltd ジッタ検出回路
US20060098771A1 (en) * 2004-11-08 2006-05-11 Cafaro Nicholas G Method and apparatus for a digital-to-phase converter
CN101127529A (zh) * 2006-08-18 2008-02-20 智原科技股份有限公司 模/数转换器、锁相环内建式自我测试电路及测量方法
CN101860364A (zh) * 2009-04-03 2010-10-13 台湾积体电路制造股份有限公司 环状振荡器电路、测量临界电压变异的集成电路及方法
TW201037324A (en) * 2009-04-15 2010-10-16 Via Tech Inc Method and apparatus for determining peak phase error between clock signals

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613971B2 (en) * 2005-02-08 2009-11-03 Nec Electronics Corporation Semiconductor integrated circuit with delay test circuit, and method for testing semiconductor integrated circuit
WO2009090496A2 (en) * 2007-12-13 2009-07-23 Arctic Silicon Devices, As Analog-to-digital converter timing circuits
US8407544B2 (en) * 2010-04-16 2013-03-26 Advanced Micro Devices, Inc. Method and apparatus for AC scan testing with distributed capture and shift logic

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127623A (ja) * 1999-10-27 2001-05-11 Matsushita Electric Ind Co Ltd ジッタ検出回路
US20060098771A1 (en) * 2004-11-08 2006-05-11 Cafaro Nicholas G Method and apparatus for a digital-to-phase converter
CN101127529A (zh) * 2006-08-18 2008-02-20 智原科技股份有限公司 模/数转换器、锁相环内建式自我测试电路及测量方法
CN101860364A (zh) * 2009-04-03 2010-10-13 台湾积体电路制造股份有限公司 环状振荡器电路、测量临界电压变异的集成电路及方法
TW201037324A (en) * 2009-04-15 2010-10-16 Via Tech Inc Method and apparatus for determining peak phase error between clock signals

Also Published As

Publication number Publication date
US20180203067A1 (en) 2018-07-19
CN108362991A (zh) 2018-08-03
TW201825921A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
TWI637183B (zh) 時鐘閘控電路及相關掃描鏈電路
KR100335683B1 (ko) 속도 관련 결함을 테스트하기 위해 멀티플렉서 스캔플립플롭을 이용하는 방법 및 장치
JP6544772B2 (ja) スキャンテスト用のテストモード制御信号を生成可能な集積回路
US8775857B2 (en) Sequential on-chip clock controller with dynamic bypass for multi-clock domain testing
US11073552B2 (en) Design-for-test for asynchronous circuit elements
US10628375B2 (en) Method and system for enumerating digital circuits in a system-on-a-chip (SOC)
EP0097781B1 (en) Testing method for high speed logic designs using low speed tester
TWI221926B (en) A multi-time domain logic system and related method
US8375265B1 (en) Delay fault testing using distributed clock dividers
US9989590B2 (en) Self-test circuit in integrated circuit, and data processing circuit
JP2010091482A (ja) 半導体集積回路装置及びその遅延故障テスト方法
US20060248422A1 (en) Sequential Scan Based Techniques to Test Interface Between Modules Designed to Operate at Different Frequencies
JP2009080037A (ja) スキャンテスト回路
CN114966354A (zh) 扫描链电路及其对应实现方法
US20150193564A1 (en) System and method for using clock chain signals of an on-chip clock controller to control cross-domain paths
CN102571041B (zh) 检测电路延时和时序的方法及采用该方法校准延时的方法
US20120062298A1 (en) Flip-flop architecture for mitigating hold closure
US11073555B2 (en) Circuit testing system and circuit testing method
US11061073B2 (en) Circuit testing system and circuit testing method
KR101364267B1 (ko) 대규모 집적회로 테스터에서 타이밍 발생 및 포맷 장치
US20240097661A1 (en) Bi-directional scan flip-flop circuit and method
Jayagowri Techniques for low power and area optimized VLSI testing using novel scan flip-flop
TWI552527B (zh) 時脈產生裝置、操作系統其控制方法
KR20010064409A (ko) 타이밍 제어기
JPH052052A (ja) 半導体装置のテスト信号発生回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees