SU1173415A1 - Устройство дл статистического контрол логических блоков - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СТАТИСТИЧЕСКОГО КОНТРОЛЯ ЛОгаЧЕСКИХ БЛОКОВ, содержащее генератор случайных чисел, преобразователь Случайных чисел, коммутатор , блок статистических анализаторов , блок ввода исходных данных, блок -задани  адреса контрольной точки , блок индикации,, генератор тактовых импульсов, причем первый выход генератора тактовых импульсов соединен с входом запуска генератора случайных чисел, информационные выходы которого через преобразователь случайных чисел подключены к соответствующим входам контролируемого логического блока, выходы контролируемых точек которого св заны с соответствующими информационными входами первой группы входов коммутатора, адресные входы которого подключены к соответствунщим выходам блока задани  адреса контрольной точки, управл ющий вход коммутатора соединен с первым выходом блока ввода исходных данных, второй выход и перва  группа выходов которого подключены соответственно к входу выбора данных и группе входов данных блока статистических анализаторов , группа адресных входов и вход задани  адреса контрольной точки которого соединены соответственно с группой выходов и выходом блока задани  контрольной точки, третий выход и втора  группа выходов блока ввода исходных данных подключены соответственно к входу разрешени  и (Я группе входов задани  закона распределени  преобразовател  случайных чисел, второй выход генератора тактовых импульсов св зан с тактЬвыми входами блока ввода исходньк данных и блока задани  адреса контрольной точки, выход коммутатора св зан с входом проверки контрольных точек оэ блока статистических анализаторов, 4: СЛ отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет обеспечени  возможности направленного поиска неисправностей, в него введены два щупа и блок определени  условных веро тностей, содержащий два счетчика, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, причем выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ св зан с первым входом элемента И, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом элемента И и с счетным входом первого счетчика, счетный вход второго счетчика соединен с

Description

выходом элемента И, выход переноса первого счетчика св зан с входом ост нова счета второго счетчика, синхровходы первого и второго счетчиков подключены к третьему выходу генератора такторых импульсов, информационные выходы второго счетчика соединены с соответствующими входами второй группы входов коммутатора, первы вхрды элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами соответствующих щупов, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединень с соответствую щими выходами третьей группы выходов блока ввода исходных данных, выходы контролируемого логического блока св заны с входами соответствующих щупов, выходы блока статистических анализаторов соединены с соответЧ;тву ющими входами блока индикации. 2. Устройство по п. 1, о т л ичающеес  тем, что блок статистических анализаторов содержит счетчик, сумматор, схему сравнени , блок пам ти эталонов, блок пам ти допустимых отклонений,, причем группа информационных выходов счетчика под лючена к первой группе информационных входов сумматора, втора  группа. 1 15 информационных входов которого св зана с группой выходов блока пам ти эталонов, группа информационных входов которого соединена с первой группой выходов блока вйода исходных данных, группа адресных входов блока пам ти эталонов св зана с группой выходов блока задани  адреса контрольной точки и группой адресных входов блока пам ти допустимых отклонений , группа информационных входов которого подключена к первой группе выходов блока ввода исходных данных, второй выход которого подключен k входам выбора данных блоков пам ти эталонов и допустимых отклонений, группа выходов сумматора и группа выходов пам ти допустимых отклонений соединены с соответствующими группами входов схемы сравнени , выход которой св зан с входом блока индикации устройства, группа установочных входов счетчика и счетньй вход счетчика св заны соответственно с группой выходов и выходом коммутатора устройства, вход останова счетчика соединен с выходом блока задани  адреса контрольной точки устройства .

1

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  функционировани  логических блоков ЦВМ и других цифровых приборов, построенных на базе интегральных схем.

Цель изобретени  - расширение функциональных возможностей устройст ва за счет обеспечени  возможности направленного поиска неисправностей.

На фиг. 1 изображена структурна  схема предлагаемого устройства; на фиг. 2 - функциональна  схема блока определени  условных веро тностей; на фиг. 3 - функциональна  схема блока задани  номера контрольной точки; на фиг. 4 - функциональна  схема блока статистических анализаторов.

Устройство содержит генератор 1 случайных чисел, преобразователь 2 случайных чисел, контролируемый логический б.лок 3, коммутатор 4, блок 5 статистических анализаторов, блок 6 индикации, блок 7 задани  адреса контрольной точки, блок 8 ввода исходных данных, генератор 9 тактовых импульсов , щупы 10 и 11 и блок 12 определени  условных веро тностей.

Блок определени  условных веро тностей (фиг. 2) содержит элемент И 13, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 14 и 15 и два счетчика 16 и 17.

Блок задани  адреса контрольной точки (фиг. 3) содержит два счетчика 18 и 19.

Блок статистических анализаторов ; (фиг. 4) содержит счетчик 20, сумматор 21, узел 22 пам ти эталонов, схему 23 сравнени  и узел 24 пам ти допустимых отклонений. Устройство ;у1Я статистического диагностировани  логических блоков работает следующим образом. Последовательность сигналов, фор мируема  генератором 1 в соответстВИИ с заданным из блока 8 ввода зак ном распределени  веро тностей, пос пает навходы контролируемого логического блока. Случайные сигналы с контролируемых точек контролируемог блока 3 снимаютс  коммутатором 4 и передаютс  на входы блока 5 статист ческих анализаторов.. Пор док опроса контрольных точек блока 3 определ е блоком 7 задани  адреса контрольной точки либо в соответствии с кодом номера контрольной точки, поступающим из блока 8 ввода по входам сумматора 21 в счетчик 19, -либо в соответствии с кодами, формируемыми счетчиком 19 после выдачи каждого сигнала переполнени  из счетчика 18 В блоке 5 статистических анализатор с помощью счетчика 20 -на вход которого поступает последовательность сигналов из выбранной контрольной точки, производитс  определение мат матических ожиданий сигналов в зада ных контрольных точках, а затем.с помощью сумматора 21 вычисл етс  абсолютна  величина разности двух чисел M, , где М - значение математического ожидани  сигнала, зафиксированное счетчиком 2D, а Мд - эталонное значение математического ожидани , полученное при эксперименте с заведомо исправным логическим блоком или в результате моделировани  работы блока на ЭВМ. С помощью схемы 23 сравнени  производитс  сравнение величины М - М с допустимым отклонением (f, т.е. выполн етс  операци  проверки неравенства ( зг ) Если откло нение Мц,,„ от эталонной величины М превьшает заданный интервал сЛ, из схемы 23 в блок 6 индикации поступает сигнал о наличии неисправности . При необходимости может быть выдана также информаци  о номере контрольной точки, в которой эта не исправность зафиксирована. В процессе работы в блоке 7 (как уже упоминалось) на счетчике 19 формируютс  коды номеров контрольны точек. Эти коды в качестве адресов  чеек поступают на адресные входы узлов 22 и 24, в которых хран тс  соответственно коды величин М обеспечивают выдачу кодов этих величлн на входы сумматора 21 и схемы 23 сравнени .- о После обнаружени  факта неисправности может быть произведена локализаци  места неисправности, в том числе и на участках схемы с петл ми обратных св зей. Дл  этого включаетс  система направленного поиска отказов, состо ща  из блока.12 определени  условных веро тностей, первого и второго щупов 10 и 11. Возможность осуществить направленный поиск по вл етс  вследствие того, что условные веро тности случайных сигналов во всех узлах участка петли обратной св зи, не содержащей отказавшего элемента, сохран ютс  посто нными. Щупы 1 О и 11 подключаютс  к двум контрольным точкам контролируемого блока 3, которые соответствуют двум узлам одной петли на электрической схеме блока.. При этом генератор 1 случайных чисел продолжает работать и на входы блока 3 поступают последовательности случайных сигналов.. Последовательности выходных сигналов , снимаемые с помощью щупов 10 и 11 из двух выбранных контрольных точек, поступают в блок 12 определени  условных веро тностей, где производитс  определение условных веро тностей по влени  случайных сигналов в какой-либо из этих .точек при условии по влени  соответствующих сигналов в другой точке. Измерение условной веро тности сигналов блоком 12 производитс  следующим образом. Последовательности сигналов Х1 и Х2, дл  которых необходимо определить условную веро тность Р(Х1/Х2), подаютс  на первые входы элементов 14 и 15, на вторые входы которых подаютс  сигналы О или 1, что обеспечивает получение на выходах схем пр мых или инверсных значений сигналов XI и Х2. С выходов схем 14 и 15 сигналы XI и Х2 поступают на входы схемы И 13. На выходе схемы И 13 формируетс  последовательность сигналов с веро тностью по влени  Р(Х1-Х2), котора  подаетс  на счатньй вход счетчика 16. Через некоторое врем  на счетчике 16 будет сформировано двоичное число К(Х1 Х2), равное числу событий, включающихс  в совместном по влении XI и Х2. Кроме тог последовательность сигналов Х2 подаетс  на счетньА вход, счетчика 17, Через некоторое врем  на счетчике 17 .будет сформировано двоичное число N(X2-), равное числу по влений сигнала Х2 за-это врем . Если N(X2)2, где m - число разр дов счетчика 17, на выходе счетчика 17 по витс  сиг-, нал переполнени , поступающий на вхо остановки счета счетчика 16 и останавливающий счетчик 16, Число N(X1 Х2) которое будет зарегистрировано в это момент на счетчике 20, представл ет собой.мантиссу двоичной дроби N(X1-X2) ) ) 2 которую при N(X2) достаточно большом, можно считать условной веро тностью Р(Х1/Х2) p7vj Генератор 9 тактовык импульсов обеспечивает подачу импульсов на входы синхронизации счетчиков 16 и 17 блока 12. Ланные, полученные после указанных измерений с выходов счетчика 16 блока.12, поступают через коммутатор 4, нас.траиваемый сигналом из блока 8 ввода, на установочные входы счетчика 21 блока 6 и записываютс  в его разр ды. Обработка полученных данных в блоке 6 производитс  аналогично указанному вьше. При этом производитс  проверка неравенства ( -РЭТ ) сЛр, иР, - COOT- ветственно измеренные и эталонные условные веро тности, сАр - допустимое отклонение условной веро тности. Величины РЗТ и хран тс  в узлах 22 и 24 блока 6, считываютс  оттуда по адресам, поступающим из блока 8 ввода через счетчик 19 блока 7 на адресные входы узлов 22 и 24. Изменение величины условной веро тности более допустимого уровн  говорит о наличии неисправности на участке между выбранными контрольными точками. Один из щупов 10 или 11 исследуемый участок петли уменьшаетс  до тех пор, пока он не сократитс  до одного элемента. Исходные данные (Mg, , сГ и с/р), используемые в процессе поиска неисправностей, ввод тс  в устройство и записываютс  в узлы 22.и 24 с помощью блока 8 ввода данных на ЭВМ (если-ЭВМ подключена к устройству контрол ) или снимаютс  непосредственно с эталонного блока (если контроль осуществл етс  сравнением, с эталоном),

Oml

15

О/пЗл..Z

. 1в

ОтбдЭ

R

/ члч

Фиг.З

.

От 5л. 9

,/f5/f.5

ЛЛ.4

Gar 5л

Claims (2)

1. УСТРОЙСТВО ДЛЯ СТАТИСТИЧЕСКОГО КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ, содержащее генератор случайных чисел, преобразователь Случайных чисел, коммутатор, блок статистических анализаторов, блок ввода исходных данных, блок -задания адреса контрольной точки, блок индикации,, генератор тактовых импульсов, причем первый выход генератора тактовых импульсов соединен с входом запуска генератора случайных чисел, информационные выходы которого через преобразователь случайных чисел подключены к соответствующим входам контролируемого логического блока, выходы контролируемых точек которого связаны с соответствующими информационными входами первой группы входов коммутатора, адресные входы которого подключены к соответству ющим выходам блока задания адреса контрольной точки, управляющий вход коммутатора соединен с первым выходом блока ввода исходных данных, второй выход и первая группа выходов кото'рого подключены соответственно к входу выбора данных и группе входов данных блока статистических анализаторов , группа адресных входов и вход задания адреса контрольной точки которого соединены соответственно с группой выходов и выходом блока •задания контрольной точки, третий выход и вторая группа выходов блока о ввода исходных данных подключены соответственно к входу разрешения и группе входов задания закона распределения преобразователя случайных чисел, второй выход генератора тактовых импульсов связан с тактовыми входами блока ввода исходных данных и блока задания адреса контрольной точки, выход коммутатора связан с входом проверки контрольных точек блока статистических анализаторов, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения возможности направленного поиска неисправностей, в него введены два щупа и блок определения условных вероятностей, содержащий два счетчика, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, причем выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ связан с первым входом элемента И, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом элемента И и с счетным входом первого счетчика, счетный вход второго счетчика соединен с

   SU ,.,1173415 выходом элемента И, выход переноса первого счетчика связан с входом останова счета второго счетчика, синхровходы первого и второго счетчиков подключены к третьему выходу генератора такторых импульсов, информационные выходы второго счетчика соединены с соответствующими входами второй группы входов коммутатора, первые· входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами соответствующих щупов, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующими выходами третьей группы выходов блока ввода исходных данных, выходы контролируемого логического блока связаны с входами соответствующих 'щупов, выходы блока статистических анализаторов соединены с соответствующими входами блока индикации.
2. 2. Устройство по п. ^отличающееся тем, что блок статистических анализаторов содержит счетчик, сумматор, схему сравнения, блок памяти эталонов, блок памяти допустимых отклонений,. причем группа информационных выходов счетчика подключена к первой группе информационных входов сумматора, вторая группа. информационных входов которого связана с группой выходов блока памяти эталонов, группа информационных входов которого соединена с первой группой выходов блока вёода исходных данных, группа адресных входов блока памяти эталонов связана с группой выходов блока задания адреса контрольной точки и группой адресных входов блока памяти допустимых отклонений, группа информационных входов которого подключена к первой группе выходов блока ввода исходных данных, второй выход которого подключен к входам выбора данных блоков памяти эталонов и допустимых отклонений, группа выходов сумматора и группа 'выходов памяти допустимых отклонений соединены с соответствующими группами входов схемы сравнения, выход которой связан с входом блока индикации устройства, группа установочных входов счетчика и счетный вход счетчика связаны соответственно с группой выходов и выходом коммутатора устройства, вход останова счетчика соединен с выходом блока задания адреса контрольной точки устройства.