SU1125628A1 - Устройство дл обнаружени сбоев синхронизируемых дискретных блоков - Google Patents

Устройство дл обнаружени сбоев синхронизируемых дискретных блоков Download PDF

Info

Publication number
SU1125628A1
SU1125628A1 SU833631770A SU3631770A SU1125628A1 SU 1125628 A1 SU1125628 A1 SU 1125628A1 SU 833631770 A SU833631770 A SU 833631770A SU 3631770 A SU3631770 A SU 3631770A SU 1125628 A1 SU1125628 A1 SU 1125628A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
trigger
outputs
Prior art date
Application number
SU833631770A
Other languages
English (en)
Inventor
Александр Алексеевич Баранник
Владимир Иванович Писаренко
Original Assignee
Ростовское Высшее Военное Командно-Инженерное Училище Им.Главного Маршала Артиллерии Неделина М.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ростовское Высшее Военное Командно-Инженерное Училище Им.Главного Маршала Артиллерии Неделина М.И. filed Critical Ростовское Высшее Военное Командно-Инженерное Училище Им.Главного Маршала Артиллерии Неделина М.И.
Priority to SU833631770A priority Critical patent/SU1125628A1/ru
Application granted granted Critical
Publication of SU1125628A1 publication Critical patent/SU1125628A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ СБОЕВ СИНХРОНИЗИРУЕМЫХ ДИСКРЕТНЫХ БЛОКОВ, содержащее блок синхронизации и узел контрол , который содержит триггер и элемент индикации, причем выходы блока синхронизации подключены к соответствующим входам контролируемых блоков, отличающ ее с   тем, что, с целью повышени  достоверности контрол , в него введены п узлов формировани  информацйонньк импульсов, каждый из которых содержит одновибратор и первый элемент задержки, в узел контрол  введены параллельный регистр на п входов, злемент ИЛИ, второй элемент задержки и дополнительные элементы индикации, причем первый злемент задержки подключен к выходу одновибратора , вход которого соединенс выходом соответствующего контролируемого блока, выходы первых элементов задержки св заны с информационными входами параллельного регистра выходы которого соединены с-входами соответствующих дополнительных элементов индикации и входами элемента ИЛИ, выход которого св зан с тактовьо4 входом триггера, единичный вход которого соединен через второй элемент задержки с соответствующим выходом блока синхронизацииj нулевой вход триггера св зан с входом начальной установки устройства, выход триг-гера подключен к. входу элемента индикации , выход которого  вл етс  выходом устройства, вход устайовки в исходное состо ние параллепьного регистра соединен с соответствую щим выхрдом блока синхронизации Я Э) ю

Description

Изобретение относитс  к автомати Кб и вычислительной технике и может быть использовано дл  диагности ровани  синхронизируемых дискретных устройств, Дл  диагностировани  сбоев в дискретных устройствах, в общем случае, сбой необходимо обнаружить, зафиксировать, а затем дешифрировать результат дл  получени  информ ции о месте сбо . Известно устройство дл  фиксации сбоев, содержащее дешифратор, счетчик , два элемента ИЛИ, группу элементов И, реле времени, элемент НЕ, генератор импульсов, формирователь, выходной регистр, регистр пам ти ij Однако данное устройство не позв л ет обнаруживать сбои, возникающие в результате логических гонок. Наиболее близким к изобретению по технической сущности  вл етс  уст ройство дл  обнаружени  сбоев синхронизируемой цифровой системы, содержащее и узлов контрол , в состав каждого из которых вход т два тригге ра, элемент НЕ, элемент И, элемент И-НЕ, элемент индикации, причем в каждом узле контрол  нулевые выходы триггеров соединены с входами элемента И-НЕ, выход которого соединен с входом элемента индикации и  вл ет с  выходом узла контрол , первый и второй входы элемента И соединены соответственно с входами синхронизации и управлени  данного узла контрол  , выход элемента И соединен с V-входами первого и второго триггеров , R-входы которых объединены и со единены с установочным входом узла контрол , информационный вход узла контрол  соединен с Т-входом первого триггера и через элемент НЕ - с Твходом второго триггера, и нформацион ные входы узлов контрол  образуют группу информационных входов устройства , котора  соединена с выходами соответствующих блоков контролируемо системы, входы синхронизации всех уз лов контрол  образуют группу входов синхронизации устройства и соединены с соответствующими выходами блока синхронизации контролируемой системы, выходы узлов контрол  соединены с соответствующими выходами элемента ИЛИ-НЕ, выход которого соединен с входами управлени  всех канальных узлов и  вл етс  выходом устройства, входы начальных устанойок всех узлов контрол  соединены с входом начальных установок устройства 2 , С помощью известного устройства можно обнаруживать сбои в цифровой системе, возникающие в момент действи  импульсов синхронизации и вызванные логическими сост зани ми. Однако использование в данном устройстве узлов контрол  по количеству контролируемых каналов (а их в каждом блоке может быть несколько) делает схему очень сложной с большим количеством элементов, линий св зи, что, в свою очередь, может приводить к сбо м самого устройства контрол . К тому же использование в схеме узла контрол  V-Т-триггера приводит к возникновению ложной информации по сбо м. Указанный недостаток в работе . известного устройства не дает возможность применить его дл  контрол  блоков ЭВМ и цифровых систем ввиду недостоверности выходной информации в случае, когда на их выходах существуют единичные сигналы. Сложность структуры, большое число линий св зи снижают надежность устройства. Кроме того, в устройстве не предусмотрена остановка работы контролируемой системы при наличии сбо  в ее работе. А это необходимо, так как дальнейша  обработка информации приведет к ошибкам в работе системы. Целью изобретени   вл етс  повышение достоверности контрол . Поставленна  цель достигаетс  тем, что в устрой ство дл  обнаружени  сбоев синхронизируемых дискретных блоков, содержащее блок синхронизации и узел контрол , которьй содержит триггер и элемент индикации , причем выходы .блока синхронизации подключены к соответствующим входам контролируемых блоков, вы-. ведены П узлов формировани  информационных импульсов, каждый из которых содержит одновибратор и первый элемент задержки, в узел контрол  введены параллельный регистр на П входов, элемент ИЖ, второй элемент задержки и дополнительные элементы индикации, причем первый элемент задержки подключен к выходу одновибратора , вход которого соединен с выходом соответствующего контролирую 31 емого блока, выходы первых элементов задержки св заны с информационными входами параллельного регистра, выходы которого соединены с входами соответствующих дополнительных элементов индикации и входами элемента ИЛИ, выход которого св зан с тактовым входом триггера, единичный вход которого соединен через второй элемент задержки с соответствующим выходом блока синхронизации, нулевой вход триггера св зан с входом начальной установки устройства, выход триггера подключен к входу элемента индикации, выход которого  вл етс  выходом устройства, вход установки в исходное состо ние параллельного регистра соединен с соответствующим выходом .блока синхронизации. На фиг.1 изображено предлагаемое устройство дл  обнаружени  сбоев син хронизируемых дискретных блоков на фиг.2 - одновибратор устройства. Устройство .содержит узел 1 кон-трол , узлы 2 формировани  информ ционных сигналов, блок. 3 синхронизации (контролируемого устройства), контролируемые блоки 4, одновибратор 5, первьй элемент 6 задержки, параллельный регистр 7 (параллельной записи и считывани ), элемент ИЛИ 8 Р-5-Т-триггер 9, второй элемент 10 задержки, элементы 11 и 12 индикации , входы 13 и вькоды 14 узлов формировани  информационных сигналов информационные входы 15 узла контрол , вход 16 сброса в исходное состо ние регистра, вход 17 синхронизации узла контрол  выход.18 устройства, вход 19 начальной установки. Устройство работает следующим образом. .В начале работы по входу 19 начальной установки узел контрол  уст навливаетс  в начальное положениепутем подачи сигнала установки на Р-вход триггера. На единичном выходе триггера устанавливаетс  нулевой сигнал, тем самым снимаетс  сиг нал наличи  сбо  с элемента 12 индикации . Если в дискретном устройстве нет сбоев, то устройство обнаружени  сб ев функционирует следующим образом. С блрка 3 синхронизации синхроимпул сы поступают на контролируемые блоки 4 и на узел 1 контрол . На выходе блоков 4 устанавливаетс  сигнал 8 или 1, или о после действи  синхроимпульса . Узел 2 не сформирует информационный импульс во врем  действи  синхроимпульса, та.к как на выходе одновибратора 5 (фиг.2) по вл етс  импульс только при переключении, входов 20 и 21 с О на 1 и наоборот , и, следовательно, синхроиьшульс при поступлении на вход 5 триггера не переключит его в единичное состо ние , потому что на Т входе сиг нал отсутствует. По окончании синхроимпульса возможно изменение выходных сигналов контролируемых блоков 4 и с выходов 14 узлов формировани  информационные импульсы поступ т на соответствующие  чейки параллельного регистра 7, сработают соответствующие элементы 11 индикации , что сигнализирует только о функционировании блоков 4, так как обобщенный элемент 12 индикации обесточен , ввиду того, что триггер не переключилс  в единичное состо ние отсутствует синхроимпульс на 5-входе триггера, а на Т-вход поступил с элемента ИЛИ 8 информационньй импульс ) . По приходу следующего синхроимпульса регистр 7 по переднему фронту импульса, поступившего на вход узла контрол , сброситс  в исходное состо ние и будет готов к приему очередной информации о переключени х выходов контролируемых блоков 4. Элементы 11 индикации обесточатс , с Т-входа триггера снимаетс  сигнал разрещени  на переключе- ние. Элемент 10 задержки синхроимпульса необходим дл  согласовани  работы устройства, чтобы исключить ложное срабатывание триггера 9 в случае , когда с Т-входа сигнал не сн т и в схеме не бьшо сбо . Врем  задержки элемента 10 должно равн тьс  длительности фронта синхроимпульсаьф. При возникновении в контролируемом блоке 4 сбо  - переключение его выходов во врем  действи  синхроимпульса одновибратор 5 по изменению сигнала на входе 13 с О на 1 или наоборот сформирует импульс, который с задержкой элементом 6 г на врем  р поступит в соответствующую  чейку регистра 7 сработает элемент 11 индикации, далее единичный сигнал поступит на элемент ИЛИ Вис его выхода на Т-вход триггера 9, в это же врем , по условию возникновени  сбо . j на 3 -вход поступает синхроимпульс с блока 3, триггер переключитс  и срабртает элемент 12 индикации, сигнализиру  о сбое в контролируемо устройстве, с выхода 18 устройства сигнал сбо  может передаватьс  в блок управлени  цифровой системой дл  останова контролируемого устройства и фиксации такта, на которо произошел сбой. Одновременность поступлени  сигналов на 5 и Т-входы триггера 9 достигаетс  тем, что врем  задержки элементов 6 и 10 оди Таким образом элемент 12 сигнализирует о наличии сбо  в контролируемом устройстве, а элемент 11 указьшает канал, в котором произошел сбой. Также происходит останов устройства и фиксаци  такта, на котором произошел сбой. Предлагаемое устройство по сравнению с известным обладает следующи ми преимуществами: а) высока  достоверность контрол ввиду того, что с применением одновибратора по вилась возможность надежно фиксировать все переключени  выходов контролируемого блока в мо8 мент действи  синхроимпульсов, фикс1ировать их на регистре и, следовательно , исключить ложную информацию о сбое, что было возможно в известном устройстве; б)упрощение схемы устройства за счет того, что вместо узлов контрол  предложен один ,узел контрол , который по своей структуре проще узла контрол  известного устройства; в)повысилась надежность устройства за счет значительного сокращени  числа элементов и линий св зи, например, при реализации схемы из-, вестного устройства на 10 каналов . необходимо 51 элемент, а дл  предлагаемой схемы всего 24, т.е. на 50% меньше, что приводит к уменьшению стоимости устройства. Технико-экономический эффект от применени  данного устройства заключаетс  в удешевлении стоимости устройства из-за сокращени  числа элементов и в экономии машинного времени ЭВМ в случае, если контролируемое устройство относитс  к вычислительной технике, так как исключаютс  ложна  информаци  о сбое и останов устройства.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ СБОЕВ СИНХРОНИЗИРУЕМЫХ ДИСКРЕТНЫХ БЛОКОВ, содержащее блок синхронизации и узел контроля, который содержит триггер и элемент индикации, причем выходы блока синхронизации подключены к соответствующим входам контролируемых блоков, отличаю- щ ее с я тем, что, с целью повышения достоверности контроля, в него введены п узлов формирования информационных импульсов, каждый из которых содержит одновибратор и первый элемент задержки, в узел контроля введены параллельный регистр на η входов, элемент ИЛИ, второй элемент задержки и дополнительные элементы индикации, причем первый элемент задержки подключен к выходу одновибра тора, вход которого соединен· с выходом соответствующего контролируемого блока, выходы первых элементов задержки связаны с информационными входами параллельного регистра, выходы которого соединены с-входами соответствующих дополнительных элементов индикации и входами элемента ИЛИ, выход которого связан с тактовым входом триггера, единичный вход которого соединен через второй элемент задержки с соответствующим выходом блока синхронизации; нулевой вход триггера связан с входом начальной установки устройства, выход триггера подключен к входу элемента индикации, выход которого является выходом устройства, вход установки в исходное состояние параллельного регистра соединен с соответствующим выходом блока синхронизации^
SU833631770A 1983-08-08 1983-08-08 Устройство дл обнаружени сбоев синхронизируемых дискретных блоков SU1125628A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833631770A SU1125628A1 (ru) 1983-08-08 1983-08-08 Устройство дл обнаружени сбоев синхронизируемых дискретных блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833631770A SU1125628A1 (ru) 1983-08-08 1983-08-08 Устройство дл обнаружени сбоев синхронизируемых дискретных блоков

Publications (1)

Publication Number Publication Date
SU1125628A1 true SU1125628A1 (ru) 1984-11-23

Family

ID=21077967

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833631770A SU1125628A1 (ru) 1983-08-08 1983-08-08 Устройство дл обнаружени сбоев синхронизируемых дискретных блоков

Country Status (1)

Country Link
SU (1) SU1125628A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1, Авторское свидетельство СССР № 601695, кл, G 06 F 11/00, 1978, 2. Авторское свидетельство СССР № 962958, кл. G 06 F 11/16, 1981 (прототип), *

Similar Documents

Publication Publication Date Title
JPS6121562A (ja) 多重プロセツサ・システム用の故障許容同期装置
US5572620A (en) Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors
SU1125628A1 (ru) Устройство дл обнаружени сбоев синхронизируемых дискретных блоков
SU962958A1 (ru) Устройство дл обнаружени сбоев синхронизируемой цифровой системы
SU1128413A1 (ru) Резервированное мажоритарное устройство
SU1134940A1 (ru) Устройство дл контрол блоков синхронизации
SU807307A1 (ru) Устройство дл контрол согласован-НОгО ABTOMATA
SU1092512A1 (ru) Устройство дл мажоритарного выбора сигналов
SU1166115A1 (ru) Устройство дл контрол цифровых блоков
SU1042217A1 (ru) Мажоритарно-резервированное устройство
SU911532A1 (ru) Устройство дл контрол цифровых узлов
SU1298750A1 (ru) Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках
SU1111168A1 (ru) Устройство дл формировани и регистрации сигналов неисправности
SU1187169A1 (ru) Устройство дл контрол шин синхронизации
RU1354989C (ru) Устройство для контроля цифровых узлов
SU762014A1 (ru) Устройство для диагностики неисправностей цифровых узлов 1
SU1173415A1 (ru) Устройство дл статистического контрол логических блоков
SU1206785A1 (ru) Устройство дл контрол цифровых блоков
SU1100766A1 (ru) Устройство дл индикации отказов в резервированных системах
SU742940A1 (ru) Мажоритарно-резервированное устройство
SU957278A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU1541763A1 (ru) Коммутатор дл переключени резервных генераторов
SU921093A1 (ru) Пересчетное устройство
SU1084801A1 (ru) Устройство дл индикации отказов в резервированных системах
SU1190557A1 (ru) Устройство дл управлени переключением резервных блоков