SU762014A1

SU762014A1 - Устройство для диагностики неисправностей цифровых узлов 1

Info

Publication number: SU762014A1
Application number: SU782684082A
Authority: SU
Inventors: Alfej M Kuvshinov; Aleksandr Ivanets; Vladimir A Mokrov
Original assignee: Alfej M Kuvshinov; Aleksandr Ivanets; Vladimir A Mokrov
Priority date: 1978-11-15
Filing date: 1978-11-15
Publication date: 1980-09-07

Description

Изобретение относится к вычислительной технике и может быть использовано для диагностики неисправностей в цифровых узлах.

Известно устройство для обнаружения и локализации неисправностей в микропроцессорных системах при помощи шестнадцатиричных ключевых кодов, содержащее генератор тестов, логический анализатор реакций цифрового узла, Ю включающий сдвиговый регистр с обратными связями, блок управления, индикатор [1] .

Основной недостаток этого устройства — низкое быстродействие при диаг- 15 ностике неисправностей цифровых узлов, содержащих асинхронные элементы.

Наиболее близким по технической сущности к предлагаемому является устройство для диагностики неисправное- 20 тей,содержащее формирователь импульсных сигналов,генератор тестов,блок ввода,дешифратор окончания проверки одиночных неисправностей и исправности,регистр сдвига,сумматор_гиндикатор 25 накапливающий сумматор параллельного типа, выходы разрядов которого соединены с соответствующими входами дешифраторов одиночных неисправностей и исправности, входы подключены к со-30

2

ответствующим выходам проверяемого блока, вход которого соединен с выходом' генератора тестов, выход генератора тестов через дешифратор окончания проверки подключен к входу формирователя импульсных сигналов, выход формирователя импульсных сигналов· подключен к соответствующим входам генератора тестов, накапливающего сумматора параллельного типа, проверяемого блока, сумматора и регистра сдвига, входы сумматоры подключены к соответствующим выходам проверяемого блока, выходы к соответствующим входам дешифраторов одиночных неисдравностей и исправности [2}.

Устройство имеет высокое быстродей· ствйе при диагностике неисправностей цифровых узлов, не содержащих асинхронных элементов, т.е. в том случае, когда интервалы времени между поступлением тестов равны между собой, а их Величина определяется максимальным временем задержки распространения сиг нала от входа к выходу цифрового узла.

Недостаток устройства - низкое быстродействие при диагностике цифровых узлов, содержащих медленные асин762014

' хромные элементы, например Линии задержки, интегрирующие цепи и т.д., так как в этом случае величина равных интервалов времени между поступлением тестов должна быть увеличена на величину Задержки распространения . сигнала в асинхронных элементах.

Цель изобретения — увеличение быстродействия устройства.

Она достигается тем, что в устройство для диагностики неисправностей цифровых узлов, содержащее генератор тестов, вход которого подключен к первому выходу формирователя сигналов, соединенному с одним входом диагностируемого цифрового узла и с первым входом логического анализатора, вто- 15 рой и третий входы которого подключены к первому и второму выходам диагностируемого цифрового узла, подключенного другими входами к выходам генератора тестов и входам дешифра- 20 тора, введены задатчик длительности прерывания, первый счетчик, последовательно включенные блок элементов прерывания и первый элемент ИЛИ, второй элемент ИЛИ, а также последова- 25 тельно соединенные второй счетчик, блок памяти, блок сравнения и третий элемент ИЛИ, второй вхбд которого соединен с первым входом второго счетчика, выходом логического анализатора и первым входом генератора тестов, а выход — с первым входом формирователя сигналов и первым входом первого счетчика, второй вход которого соединен с вторым выходом формирователя сигналов, а выходы — со входами ^5 блока сравнения, соединенного выходом со вторым входом второго счетчика, другой вход блока памяти подключен к выходу задатчика длительности преры- , вания, входы блока элементов преры- 40 вания подключены к третьим выходам диагностируемого цифрового блока, а выходы через первый элемент ИЛИ — к второму входу формирователя сигналов, первый вход второго элемента ИЛИ подключен к выходу дешифратора, второй вход —к четвертому выходу диагностируемого цифрового узла, а выход к четвертому входу логического анализатора.

На чертеже представлена блок-схема устройства.

’ Устройство диагностики неисправностей цифрового узла 1 содержит генератор 2 тестов, логический анализатор 3, формирователь’ 4' сигналов/ за- 55 датчик 5 длительности прерывания, первый 6 и второй 7 счетчики, блок 8 сравнения, блок 9 памяти, дешифратор 10, первый 11,, второй 12 и третий 13 элементы ИЛИ, блок 14 элементов пре- ^д рывания.

Генератор 2 тестов предназначен для генерации диагностических тестов и выдачи их на входы цифрового узла '1. Логический анализатор 3 предназначен для анализа реакции диагностируемого цифрового узла 1, формирования и индикации ключевых ходов и выдачи сигналов начальной установки. Формирователь 4 сигналов служит для формирования и выдачи импульсных синхросигналов. Задатчик 5 длительности прерывания, первый 6 и второй 7 счетчики, блок 8 сравнения, блок 9 памяти, вместе с первым 11, вторым 12, третьим 13 элементами ИЛИ и блок 14 элементов прерывания служат для прерывания работы генератора 2 тестов на время задержки распространения сигналов в асинхронных элементах цифрового узла 1. Дешифратор 10 служит для выработки сигнала конца диагностического цикла.

Устройство работает следующим образом.

Перед началом диагностирования задатчик 5 длительности прерывания вводит информацию о длительности прерывания работы генератора 2 тестов и логического анализатора 3 для каждого асинхронного элемента цифрового узла в отдельную ячейку блока 9 памяти.

При включении устройства логический анализатор 3 формирует на своем выходе сигнал начальной установки, который поступает на вход генератора 2, первый вход счетчика 7, через элемент 13 ИЛИ-на первый вход счетчика 6, первый вход формирователя 4 и обеспечивает этим подготовку устройства к работе. После поступления сигнала начальной установки формирователь 4 вырабатывает на своем первом выходе импульсы синхронизации, которые поступают на второй вход генератора 2, синхронизирующий вход диагностируемого цифрового узла 1 и первый вход логического анализатора 3. Под действием импульсов синхронизации генератор 2 выдает на входы цифрового узла 1 диагностические тесты, а логический анализатор 3 начинает обработку информации , поступающей на его третий вход при условии выдачи сигнала "Старт" на его второй вход с выхода цифрового узла 1. Блок 14 фиксирует моменты появления положительных или отрицательных перепадов напряжения на выходах цифрового узла 1, являющихся входами асинхронных элементов, и вырабатывают на своих выходах сигналы, которые через элемент 11 поступают на первый вход формирователя 4. Под действием сигнала с блока 14 формирователь 4 переключает импульсы синхронизации со своего первого выхода на второй выход и осуществляет таким образом, прерывание работы генератора 2 логического анализатора 3 на время заполнения счетчика 6. Блок 8 определяет момент заполнения счетчика 6, сравнивая коды, поступающие с его выходов и выходов блока 9. В момент сравнения кодов блок '8 выдает

762014

на своем выходе сигнал, поступающий на второй вход счетчика 7 и через элемент 13.ИЛИ на первый вход формирователя 4. Под действием этого сигнала формирователь 4 переключает импульсы синхронизации со своего второго выхода на первый и возобновляет работу генератора 2 и логического анализатора 3 до момента очередного срабатывания блока 14. Под действием сигнала с блока 8 счетчик 7 изменяет свое состояние, выдает на входы блока 9 памяти код адреса ячейки, содержащей информацию о длительности очередного прерывания и обеспечивает, таким образом' выборку этой информации на выходы блока 9.

После окончания выдачи всех или части диагностических тестов дешифратор 10 или выход цифрового узла 1 вырабатывают сигнал "Стоп", поступающий через элемент 12 ИЛИ на четвертый вход логического анализатора 3, который прерывает анализатор и индицирует результат анализа в виде числа, определяющего ключевой код реакции выхода цифрового узла 1, Третий вход блока логического анализатора 3, вход элемента 12 ИЛИ и входы элементов 14 прерывания могут подключаться с помощью щупов, к выходам и входам синхрон ных и асинхронных элементов цифрового узла 1. Диагностика неисправностей ¹производится методом сравнения ключевых кодов на выходах цифрового узла 1, подключенных к третьему входу блока логического анализатора 3, с эталонными значениями. Последовательность¹¹подключения задается диагностической процедурой.

Таким образом, устройство имеет высокое быстродействие за счет асинхронной подачи тестов, достигаемой 40 введением задатчика 5, первого 6 и второго 7 счетчиков, блока 8 сравне-. ния, блока 9 памяти, первого 11 и второго 13 элементов ИЛИ, блока .14 элементов прерывания и за счет сокращения длительности диагностического цикла, достигаемого введением элемента 12 ИЛИ.

Claims

Формула изобретения

Устройство для диагностики неисправностей цифровых узлов, содержащее генератор тестов, вход которого подключен к первому выходу формирователя сигналов, соединенному с одним входом диагностируемого цифрового узла и с первым входом логического - анализатора, второй и третий входы ¹ которого подключены к первому и второму выходам диагностируемого цифрового узла, подключенного другими входами к выходам генератора тестов _ и входам дешифратора, отлича⁰ ю щ е е с я тем, что, с целью повышения быстродействия устройства в него введены задатчик длительности прерывания, первый счетчик, последовательно включенные блок элементов 15 прерывания и первый элемент ИЛИ,

второй элемент ИЛИ, а также последовательно соединенные* второй счетчик, блок памяти, блок сравнения и третий элемент ИЛИ, второй вход которого со20 единен с первым входом второго счетчика, выходом логического анализатора и первым входом генератора тестов, а выход — с первым входом формирователя сигналов и первым входом перво25 го счетчика, второй вход которого соединен с вторым выходом формирователя сигналов, а выходы — со входами блока сравнения, соединенного выходом со вторым входом второго счетчика, другой вход блока памяти подключен к выходу задатчика длительности прерывания, входы блока элементов прерывания подключены к третьим выходам диагностируемого цифрового блока, а выходы через первый элемент ИЛИ — к второму входу формирователя сигналов , первый вход второго элемента ИЛИ подключен к выходу дешифратора, второй вход — к четвертому выходу диагнфстируемого цифрового узла, а выход к четвертому входу логического анализатора.