SU1168951A1 - Устройство дл задани тестов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ТЕСТОВ, содержащее генератор тактовых импульсов, формирователь импульсов, коммутатор , блок заданий адреса, счетчик импульсов , дешифратор, блок задани  начального кода, генератор псевдослучайных кодов, причем вход сброса генератора тактовых импульсов соединен с первым выходом формировател  импульсов, входом сброса счетчика импульсов и входом сброса генератора псевдослучайных кодов, второй выход формировател  импульсов соединен с первым входом коммутатора, вход формировател  импульсов подключен к выходу дешифратора, входы которого соединены с выходами счетчика импульсов, установочные входы счетчика импульсов подключены к первой группе выходов блока задани  адреса, а счетный вход - к первому выходу генератора тактовых импульсов и к тактовому входу генератора псевдослучайных кодов,первый выход коммутатора соединен с входом режима блока задани  начального кода, второй и третий выходы коммутатора - с синхровходом и с входом сдвига блока задани  начального кода, выходы которого соединены с информационными входами генератора псевдослучайных кодов, отличающеес  тем, что, с целью расширени  области использовани  устройства, в него введены блок задани  режимов, первый, второй и третий блоки элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик циклов, регистр исходного кода, счетчик исходных кодов, блок элементов И-НЕ, два элемента И, два элемента И-НЕ, регистр адреса синхронизации, схема сравнени , причем первый и второй выходы блока задани  режима соединены с вторым и третьим входами коммутатора, а третий выход - с управл ющим входом блока элементов И-НЕ и с первыми входами первого и второго элементов И, выход второго элемента И соединен с первым управл ющим входом второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные входы которого подключены к выходам генератора псевдослучайных кодов, а выходы  вл ютс  информационными выходами устройства , второй выход генератора тактовых импульсов соединен с первым входом первого элемента И-НЕ, второй вход которого подключен к выходу второго элемента И-НЕ, первый вход которого подключен к выходу переполнени  счетчика исходных кодов, а второй вход второго элемента И- SS НЕ подключен к второму выходу формиро (Л вател  импульсов, выход первого элемента И-НЕ подключен к четвертому входу коммутатора и к синхровходу счетчика исходных кодов, информационные входы которого соединены с выходами регистра исходного кода, счетный вход - с четвертым и шестым входами ко.ммутатора, а выходы - с информационными входами блока задани  начального кода и блока элементов И-НЕ, О) выходы которого соединены с первой группой входов третьего блока элементов ИСКЛЮЧАСХ ) ЮЩЕЕ ИЛИ, выходы которого соединены с со ел входами регистра адреса синхронизации, выходы которого подключены к первой группе входов схемы сравнени , выход которой соединен с выходом синхронизации устройства и с вторым входом второго элемента И, втора  группа входов схемы сравнени  соединена с адресными выходами устройства и с выходами первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, перва  группа информационных входов которого подключена к выходам счетчика импульсов, втора  группа информационных входов - к второй группе выходов блока задани  адреса, управл ющий вход первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ объединен с управл ю

Description

щим входом третьего блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и с выходом первого элемента И, второй вход которого соединен с п тым входом коммутатора и с первым выходом счетчика циклов, второй выход которого соединен с вторым управл ющим

входом второго блока элементов исключающее ИЛИ, а третий выход - с выходом признака операции устройства, вход сброса счетчика циклов соединен с первым выходом формировател  импульсов, а счетный вход - с выходом дешифратора.

1

Изобретение относитс  к регулирующим и управл ющим системам общего назначени , конкретнее к устройствам дл  испытани  и контрол  систем управлени , и может быть использовано дл  испытаний, контрол  и диагностики неисправностей устройств вводавывода двоичной информации, представленной в виде кодовых комбинаций.

Цель изобретени  - расщирение области использовани  устройства.

На чертеже показана схема устройства.

Устройство содержит генератор 1 тактовых импульсов, блок 2 задани  режимов, формирователь 3 импульсов, блок 4 задани  адреса, счетчик 5 импульсов, первый блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, дещифратор 7, счетчик 8 циклов, коммутатор 9, регистр 10 исходного кода, счетчик 11 исходных кодов, первый элемент И-НЕ 12, блок 13 задани  начального кода, генератор 14 псевдослучайных кодов, второй блок 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные выходы 16 устройства, блок 17 элементов И-НЕ, третий блок 18 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы И 19 и 20, группу входов 21, регистр 22 адреса синхронизации, схему 23 сравнени , адресные выходы 24 устройства, первый элемент И-НЕ 25, выход 26 признака операции, вход 27 и выход 28.

Устройство работает следующим образом.

Перед пуском устройства оператор устанавливает на тумблерном регистре блока 4 необходимую разр дность счетчика 5 импульсов в соответствии с информационной емкостью испытуемого блока. С выходов блока 4 единичные потенциалы поступают на соответствующие входы первого блока 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на другие входы которого приходит потенциал, завис щий от режима работы устройства. Если оператор выбирает режим формировани  тестов с посто нным, счетным или сдвигающим значением исходного кода, то с выхода блока 2 поступает через элемент И 19 на вход блока 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ нулевой потенциал. Следовательно, на его входах наход тс  разнопол рные потенциалы , которые обуславливают единичные потенциалы на выходах одних элементов, а

на выходах других элементов - нулевые потенциалы.

Таким образом, при установке определенных разр дов блока 4 в счетный режим (нейтральное положение тумблеров) соответствующие разр ды счетчика импульсов переключаютс  по принципу «+ 1. Если на вход первого блока 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ поступает нулевой потенциал, то сигналы со счетчика 5 импульсов через блок 6

проход т на выходы 24 устройства в пр мом коде. Если часть тумблеров в блоке 4 установлена в положение «О, то на выходах 24 соответствующих разр дов будут нулевые потенциалы. В случае установки части тумблеров в блоке 4 в положение «1 соответствующие разр ды счетчика 5 импульсов устанавливаютс  по входам в единичное состо ние, следовательно на входах соответствующих разр дов блока 6 будут разнопол рные потенциалы, которые дают

Q на выходах этих элементов единичные потенциалы , поэтому на входах соответствующих элементов блока 6 будут одинаковые единичные потенциалы, а на их выходах - нулевые потенциалы, которые пройдут на выходы 24 в виде единичных кодов. Следовательно,

5 при установке любых тумблеров в блоке 4 в положение «1 на соответствующем выходе 24 устройства будет также «1. Счетчик 5 импульсов и первый блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ выполнены таким образом , что при любой установке (в «1 или «О) любого разр да в блоке 4 соответствующий выход 24 устройства устанавливаетс  в состо ние , соответствующее положению данного тумблера в блоке 4, а все остальные выходы 24 переключаютс  в соответствии с работой счетных разр дов счетчика 5 импульсов. При поступлении на вход блока 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ единичного потенциала сигналы на выходы 24 устройства проход т со счетчика 5 импульсов через блок 6 в инверсном коде. При этом обеспечиваетс  проверка испытуемого блока пам ти при смене адресов в обратном пор дке их следовани . В исходное состо ние счетчик 5 импульсов устанавливаетс  при нажатии оператором кнопки «Сброс в формирователе 3 импульсов, на выходе которого

при этом вырабатываетс  сигнал отрицательной пол рности, поступающий на обнул ющие входы генератора 1 тактовых импульсов , счетчика 5 импульсов, счетчика 8 циклов и генератора 14 псевдослучайных кодов . Затем тактовые импульсы поступают с выхода генератора 1 тактовых импульсов на вход «+1 счетчика 5 импульсов. Каждый тактовый импульс измен ет состо ние счетчика 5 импульсов на «+1. Двоичные коды с выходов счетчика 5 импульсов через блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ поступают на выходы 24 устройства и  вл ютс  адресными стимулами по которым происходит запись тестовой информации , поступающей в испытуемый блок с выходов 16 устройства. После окончани  перебора всех состо ний счетчиком 5 импульсов на выходе дешифратора 7 формируетс  сигнал окончани  цикла, который поступает в формирователь 3 импульсов, где при этом вырабатываетс  сигнал сброса, который поступает на обнул ющие входы генератора 1 тактовых импульсов, счетчика 5 импульсов, счетчика 8 циклов и генератора 14 псевдослучайных кодов. Далее цикл формировани  адресных кодов повтор етс .

Режим формировани  проверочных тестов с посто нным исходным кодом. Дл  этого в блоке 2 оператор устанавливает переключатели в положение «Пост. (посто нный ). При этом на вход коммутатора 9 поступает нулевой потенциал, следовательно на первом и втором выходах коммутатора 9 будут потенциалы «1, которые поступают на соответствующие входы блока 13 задани  начального кода. Единичный потенциал запрещает сдвиг информации и разрешает запись информации, поступающей на его входы. На вход коммутатора 9 из блока 2 приходит нулевой потенциал, который запрещает прохождение сигналов, поступающих на п тый вход. Следовательно, на четвертом выходе будет единичный потенциал, который проходит по шестому входу коммутатора 9, на второй вход которого поступает единичный потенциал с выхода элемента И-НЕ 25. В результате на третьем выходе коммутатора 9 будет нулевой потенциал , который поступает на вход блока 13 и запрещает прием информации. С четвертого выхода коммутатора 9 выходит единичный потенциал, который поступает на вход « + 1 счетчика 11, который в этом случае не переключаетс .

С выхода 2 нулевой потенциал поступает на первые входы э лементов И 19 и 20, а также на управл ющие входы блока 17 элементов И-НЕ. В этом случае на выходах блока 17 элементов И-НЕ будет единичный потенциал, который поступает на первые входы третьего блока 18 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на другие управл ющие входы которого действует нулевой потенциал с выхода элемента И 19, поступающий также на вход первого блока 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, который при этом пропускает сигналы адресных стимулов со счетчика 5 импульсов на выход 24 устройства в пр мом коде. Пуск устройства в работу осуществл етс  оператором при нажатии кнопки «Сброс в формирователе 3 импульсов. При этом импульс отрицательной (нулевой) пол рности длительностью , равной времени нажати  на кнопку , поступает с выхода формировател  3 импульсов на первый вход элемента И-НЕ, на выходе которого по вл етс  положительный сигнал, разрешающий прохождение через элемент И-НЕ 25 тактовых импульсов, поступающих на вход элемента И-НЕ 25. С выхода элемента И-НЕ 25 пачка тактовых импульсов длительностью, равной времени нажати  кнопки «Сброс в формирователе 3 импульсов, поступает на установочный С-вход счетчика 11 исходных кодов. При этом произвольный двоичный код, набранный предварительно оператором на установочном регистре 10 исходного кода, записываетс  по D-входам в счетчик 1 1 исходного кода. С выхода коммутатора 9 пачка импульсов поступает на вход блока 13 задани  начального кода. С выходов блока 13 задани  начального кода двоичный код поступает на информационные входы генератора 14 псевдослучайных кодов. Этот код  вл етс  начальным кодом тестовой программы , формирующейс  в генераторе 14 псевдослучайных кодов. Программа формировани  проверочных чисел в генераторе 14 псевдослучайных кодов выбираетс  оператором. С выходов генератора 14 псевдослучайных кодов проверочные коды поступают на информационные входы второго блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на управл ющих входах которого действуют нулевые потенциалы соответственно с второго выхода счетчика 8 циклов и с выхода элемента И 20. Поэтому код числа с выхода генератора 14 псевдослучайного кода через второй блок 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ проходит на выход 16 устройства в пр мом коде. Первый двоичный код, поступивший на выходы 16,  вл етс  первым информационным проверочным стимулом, записываемым в запоминающее устройство (ЗУ) в первый адрес, код которого поступает на адресные входы ЗУ (испытуемый блок ЗУ не показан) с выходов 24 устройства .

В положении «Пост, переключателей в блоке 2 исходный код, записанный в счетчике 11 исходных кодов и в сдвигающем регистре блока 13 задани  начального кода , имеет посто нное значение на прот жении всех циклов контрол  (циклы контрол  подсчитываютс  счетчиком 8 циклов). Следовательно , генератор 14 псевдослучайного кода каждый цикл повтор ет программу формировани  проверочных кодов. Однако на выходах 16 устройства информаци  проверочных кодов измен етс  каждые два цикла на инверсную, так как после окончани  каждого очередного цикла проверки объекта испытаний импульс переполнени  счетчика 5 импульсов с выхода дешифратора 7 поступает на вход «-f-1 счетчика 8 циклов и переключает его в очередное состо ние. При этом на первом выходе счетчика 8 циклов формируетс  признак записи информации в ЗУ, поступающий на выход 26 устройства, на втором - признак инверсии кодов, который управл ет работой второго блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а на третьем - признак инверсии адреса и сигналы переключени  счетчика 11 исходных кодов. Следовательно, в первом цикле контрол  (и во всех последующих нечетных циклах) производитс  запись информации с выхода 26 устройства в испытываемый блок 34, а во втором (и всех четных циклах) - считывание. При этом информаци  при считывании в каждом последующем цикле должна повтор ть информацию, котора  была при записи в предыдущем цикле.

Признак инверсии кодов формируетс  на втором выходе счетчика 8 циклов в третьем и четвертом, седьмом и восьмом и т. д. циклах проверки ЗУ. С приходом признака инверсии на вход второго блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ двоичные числа проход т с генератора 14 псевдослучайного кода через блок 15 в инверсном коде, что обеспечивает проверку испытуемого блока ЗУ с учетом предыстории за счет инверсии кодов, записываемых во все адреса ЗУ. С третьего выхода счетчика 8 циклов сигналы переключени  поступают на вход коммутатора 9, на других входах которого держатс  запрещающие потенциалы. Следовательно , сигналы на вход блока 13 задани  начального кода и вход счетчика 11 исходных кодов не поступают. Это означает, что формирование тестовых последовательностей в генераторе 14 псевдослучайного кода осуществл етс  от одного исходного кода, установленного оператором на регистре 10 исходного кода. Исходный код на регистре 10 может быть любым в пределах совокупности кодовых комбинаций, число которых разно (где 20 - разр дность установочного регистра 10).

Формирование проверочных тестов с изменением начального кода каждой тестовой программы путем сдвига исходного кода. Дл  этого оператор устанавливает переключатели в блоке 2 в положение «РгС (регистр сдвигающий). В этом случае на вход коммутатора 9 поступает единичный потенциал , разреша  прохождение сигналов по другим его входам. На выходах блока 2 будут по-прежнему запирающие нулевые потенциалы , которые запрещают прохождение сигналов через коммутатор 9, а также через элементы И 19 и И 20 и блок 17 элементов И-НЕ.

При нажатии кнопки «Сброс в формирователе 3 импульсов, как и в рассмотренном режиме работы устройства, происходит запись исходного кода с регистра 10 в

счетчик 11 исходных кодов. С выхода формировател  3 импульсов во врем  нажати  кнопки «Сброс поступает нулевой потенциал на первый вход коммутатора 9 и затем проходит на вход режима блока 13 задани  начального кода в виде положительного потенциала и разрешает произвести запись информации, поступающей со счетчика И исходных кодов на входы блока 13 задани  начального кода. Пачка тактовых импульсов с выхода формировател  3 имс пульсов приходит на четвертый вход коммутатора 9, и затем поступает на вход блока 13 задани  начального кода. После отпускани  кнопки «Сброс в формирователе 3 импульсов потенциал на первом входе коммутатора 9 становитс  единичным.

0 При этом на его выходе и соответственно на входе блока 13 задани  начального кода по вл етс  нулевой потенциал, который запрещает в дальнейшем запись информации и разрешает сдвиг записанной ин5 формации.

Формирование проверочных тестов с изменением начального кода путем автоматического перебора значений исходного кода. Дл  этого оператор устанавливает переключатель блока 2 в положение «СчИК (счетчик исходных кодов). Нулевой потенциал с первого выхода блока 2 поступает на вход коммутатора 9, на выходах которого будут единичные потенциалы, поступающие на входы блока 13 задани  начального кода. Единичные потенциалы на указанных входах запрещают сдвиг информации и разрешают только прием информации по D-входам, на которые поступают коды со счетчика 11 исходных кодов через входы блока задани  начального кода. По0 еле нажати  оператором кнопки «Сброс в формирователе 3 импульсов код числа, набранный на регистре 10, запишетс  в счетчик 11 исходных кодов. После каждых четырех циклов контрол , как уже рассматривалось , происходит переключение третьего 5 разр да счетчика 11 исходных кодов. Сигналы переключени  поступают на вход коммутатора 9, на другой вход которого приходит разрещающий потенциал с переключател  в блоке 2. На четвертый выход коммутатора 9 пройдут сигналы переключео ни  третьего разр да счетчика 8 циклов, которые поступают на вход «-|-1 счетчика 11 исходных кодов. Кроме того, с четвертого выхода коммутатора 9 сигналы переключени  подаютс  и на вход этого же коммутатора и далее направл ютс  на вход блока 13 задани  начального кода. Причем, при первом переключении третьего разр да счетчика 8 циклов по окончании четвертого цикла на входе блока 13 задани  начального кода по вл етс  отрицательный перепад, записывает в него информацию, поступившую со счетчика 11 исходных кодов. Следовательно, каждые восемь циклов контрол  в блок 13 записываетс  нова  информаци . При следующем переключении третьего разр да счетчика 8 циклов в нулевое состо ние (восьмой цикл) на входе блока 13 задани  начального кода будет положительный перепад сигнала, который не измен ет состо ни  блока 13 задани  начального кода. В то же врем  на входе «-f-l счетчика 11 исходных кодов в это врем  по вл етс  отрицательный перепад, который переключает его в следующее состо ние. Таким образом, первые четыре цикла происходит контроль провер емого ЗУ при нулевом начальном коде, поступающем на входы генератора 14 псевдослучайных кодов с блока 13 задани  начального кода. Затем в блок 13 записываетс  первый начальный код, поступающий со счетчика 11 исходных кодов. Через следующие четыре цикла измен етс  состо ние счетчика 11 исходных кодов, т. е. информаци  нового начального кода держитс  на входах генератора псевдослучайного кода в течение восьми циклов и измен етс  в начале четвертого, двенадцатого, двадцатого и т. д. циклов.А в счетчике 11 исходных кодов информаци  мен етс  также через восемь циклов, но в восьмом, шестнадцатом , двадцать четвертом и т. д. циклах . Такое разнесение моментов смены информации в счетчике 11 исходных кодов и блоке 13 задани  начального кода позвол ет избежать нежелательных временных накладок при переписи информации из счетчика 11 в блок 13. При 20-разр дном счетчике 11 исходных кодов максимальное число исходных кодов равно 2. Каждый исходный код  вл етс  начальным кодом очередной тестовой программы, формируемой в генераторе 14 псевдослучайных кодов. Следовательно , максимальное число тестовых программ 2. При этом кажда  тестова  программа формируетс  синхронно с работой счетчика 5 импульсов, вырабатывающего коды адресных стимулов. Поскольку максимальное число комбинаций в счетчике 5 равно 2, то и кажда  тестова  программа, формируема  генератором 14 псевдослучайных кодов,содержит 2 двоичных комбинаций. Следовательно, общее число различных комбинаций двоичного кода, формируемых генератором 14 псевдослучайного кода, равно 920

Рассмотренный режим формировани  исходных кодов позвол ет находить наиболее т желые кодовые последовательности дл  каждого конкретного типа оперативной пам ти . При нахождении такого исходного кода необходимо установить его на тумблерах регистра 10, перевести переключатели в блоке 2 в положение «Пост. При этом исходный код не мен ет своего значени . Затем вы сн ют причины неустойчивой работы

блока пам ти при записи кодами данной тестовой программы.

Формирование проверочного теста «Долбление по адресам (бегуща  1,0). Дл  этого оператор устанавливает переключатель в блоке 2 в положение «Долб. Переключатели в регистре 22 адреса синхронизации устанавливают в положение «О. В отличие от предыдущего режима с переключател  блока 2 поступает единичный потенциал,

0 который подаетс  на первые входы элементов И 19 и И 20, а также на управл ющие входы блока 17 элементов И-НЕ. В первом цикле работы с третьего разр да счетчика 8 циклов поступает нулевой потенциал на второй вход элемента И 19; следовательно, на его выходе также будет нулевой сигнал, который подаетс  на управл ющие входы первого 6 и третьего 18 блоков элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом код числа со счетчика 11 исходных кодов проходит, инвертиру сь через блок 17 элементов И-НЕ и далее транслируетс  без изменени  через блок 18 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, через регистр 22 адреса синхронизации на схему 23 сравнени . Это число, как было рассмотрено в предыдущем режиме, неизменно в течение восьми полных циклов работы устройства . Причем, первое число на выходе счетчика 11 исходных кодов содержит во всех разр дах «О. В это врем  начинает работать счетчик 5 импульсов. Первоначальное его состо ние также «О во всех разр дах . Двоичное нулевое число проходит через первый блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ на выходы 24 устройства и на вторые входы схемы 23 сравнени , на первые входы которой поступает число с «1 во всех разр дах (так как число со счетчика II исходных кодов прошло через блок 17 элементов И-НЕ). Схема 23 сравнени  выполнена таким образом, что сигнал равенства на ее выходе будет только тогда, когда на

0 всех одноименных входах будут противоположные значени , т. е. таблица истинности описываетс  следующим образом. ВходыВыходы

21 2728

00О 5 о 11

1О1 1 1 О

Таким образом, в первый момент времени пока в счетчике 5 импульсов держитс  число «О во всех разр дах, на выходе схемы 23 сравнени  будет единичный сигнал, который проходит через открытый элемент И 20 на вход второго блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом первое двоичное число пройдет с выходов генератора 14 псевдослучайных кодов через блок 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ в инверсной форме. Во втором такте работы счетчик 5 импульсов измен ет свое

состо ние на « + 1. При этом на выходе схемы 23 сравнени  по вл етс  нулевой потенциал, который через элемент И 20 проходит на вход блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, что обуславливает прохождение кодов с выхода генератора псевдослучайных кодов через блок 15 в пр мом коде. По мере изменени  состо ний счетчика 5 импульсов на выходе схемы 23 сравнени  будет всегда нулевой потенциал, обуславливающий прохождение проверочных чисел через блок 15 в пр мом коде. Иначе говор , в первом цикле работы устройства, когда осуществл етс  запись информации в провер емое запоминающее устройство, по нулевому адресу записываетс  инверсный код, а во все остальные адреса - пр мой код, т. е. провер етс  сохран емость информации, записанной в инверсном коде по нулевому адресу, при «долблении по остальным адресам информацией обратного значени . При этом провер ютс  все паразитные св зи, имеющиес  между различными адресами в запоминающем модуле интегрального типа, например в полупроводниковых микросхемах пам ти.

Во втором цикле работы с первого выхода счетчика 8 циклов на выход 26 устройства поступает признак считывани  и в дальнейщем цикл работы повтор етс  с той разницей , что с выхода 16 поступают эталонные коды, которые точно соответствуют считанной из запоминающего устройства информации . В случае несоответстви  даетс  заключение о неустойчивости хранени  информации в нулевом адресе при воздействии («долблении) кодом обратного значени  по всем другим адресам. (Схема сравнени  считанной и эталонной информации в данном устройстве не рассматриваютс , так как оно не имеет такой задачи). В случае положительного результата при проверке ЗУ в первом и втором циклах устройство переходит к третьему циклу контрол . При этом на первом выходе счетчика 8 циклов будет «О (признак записи), а на втором «1 - признак инверсии, поступающий на вход блока 15 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом проверка повтор етс , но путем воздействи  кодами обратного значени  по отнощению к кодам первых двух циклов. При этом записываютс  коды в возрастающем пор дке следовани  адресов, а затем считываютс , так проход т третий и четвертый циклы контрол . В циклах с 5-го по 8-й работа повтор етс  как в циклах с 1-го по 4-й, но с выхода третьего разр да счетчика 8 циклов единичный потенциал поступает через открытый элемент И 19 на управл ющие входы блока 18 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и на вход блока 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом значение кодов на выходах этих блоков помен етс  на обратное. Следовательно , в циклах проверки с 5-го по 8-й работа устройства аналогична работе в циклах с 1-го по четвертый, но при обратно.м (убывающем) пор дке следовани  адресов. Следующий, дев тый цикл работы начинаетс  с формировани  кода адреса в счетчике 5 импульсов. При этом первый код адреса имеет значение 00...00. Этот кдд проходит через блок 6 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ на выходы 24 устройства и на другие входы схемы 23 сравнени .

Как указывалось, схема 23 сравнени  выдает сигнал равенства только тог-да, когда на всех разр дах ее по входам будут против .оположные пары символов. Однако на первом разр де в первом такте работы

5 второго этапа одинаковые символы. На выходе схемы 23 сравнени  при этом признака инверсии («1) нет. Во втором такте второго этапа работы на выходе счетчика 5 импульсов по вл етс  код вида: 00...01. В этом случае услови  сравнени  выполн ютс , следовательно, признак инверсии в циклах контрол  с 9-го по 16-й (второй этап) по вл етс  на выходе схемы 23 сравнени  при формировании в счетчике 5 импульсов кода, соответствующего первому адресу, т. е. при по влении на выходах 24 устройства первого адреса информации, на выходах 16 устройства имеетс  инверсное значение по отнощению к другим адресам . В циклах контрол  с 17 до 24 (третий этап) признак инверсии на выходе схемы

Q 23 сравнени  будет во втором адресе, в 25-32 (четвертый этап) циклах - в третьем и т. д. Таким образом, каждый адрес блока пам ти провер етс  инверсным кодом по отнощению к другим адресам в пр мом и обратном пор дке их следовани . Проверочные коды в тесте «Долбление по адресам на выходах 16 устройства по структуре равны коду числа на выходах счетчика 11 исходных кодов. В пределах каждых восьми циклов структура числа на выходах 16 устройства не мен етс  (если не считать

0 инверсию кодов), но каждые 8 циклов происходит смена информации синхронно с переключением счетчика 11 исходных кодов. Это обеспечивает при проверке блоков пам ти тестов «Долбление по адресам также проверку на кодоустойчивость по разр дам информационного слова.

Диагностика неисправностей в провер емом блоке пам ти при работе с посто нным исходным кодом. Работа в этом режиме , как рассматривалось,осуществл етс , когда переключатели в блоке 2 установлены в положение «Пост. При этом начальный код тестовой программы на выходах блока задани  начального кода 13 будет посто нным. Проверочные коды формируютс  в генераторе 14 псевдослучайных кодов. Если при проверке зафиксирована неисправность в какомлибо адресе, то дл  отыскани  ощибок следует локализовать ощибку, т. е. уменьщить объем опращиваемых адресов путем отключени  старших разр дов счетчика 5 импульсов с помощью тумблеров в блоке 4. Причем , чем меньше остаетс  счетчик разр дов в счетчике импульсов, тем точнее можно определить место неисправности. В устройстве предусмотрена возможность установить конкретный адрес, на котором произошел сбой в работе блока пам ти. В генераторе 14 псевдослучайных кодов в этом случае также устанавливаетс  посто нна  кодова  комбинаци  путем установки переключател  в положение «Пост. На регистре 10 исходного кода устанавливаетс  кодова  комбинаци , котора  была на выходе 16 устройства. При нажатии кнопки «Сброс в формирователе 3 импульсов этот код запишетс  в генератор 14 псевдослучайных кодов. Таким образом, на выходах 24 и 16 устройства при обращении к блоку пам ти будут посто нные кодовые комбинации, соответствующие коду предполагаемого неисправного адреса и коду проверочного слова, при котором произошел сбой в работе блока пам ти. Если в этой ситуации ошибка фиксируетс , то с помощью осциллографа определ ют ее причину и устран ют. На практике встречаютс  случаи, когда при попытке снизить количество опращиваемых адресов ошибка (сбой) исчезает. В этом случае необходимо зафиксировать неисправность в определенном адресе при опросе большого массива адресов провер емого блока пам ти. Задача синхронизации осциллографа при этом осуществл етс  путем запуска луча в ждущем режиме в момент, когда в счетчике 5 импульсов по вл етс  адрес предполагаемой неисправности. Дл  этого на тумблерах регистра 22 синхронизации устанавливают код адреса с предполагаемой неисправностью в провер емом блоке пам ти. В этом случае сигнал на выходе схемы 23 сравнени  по вл етс  только в момент, когда двоичное число на выходе 24 устройства соответствует установленному в регистре 22 коду, который поступает на входы схемы 23 сравнени . Сигнал с выхода схемы 23 сравнени  подаетс  на гнездо «Синхр, которое  вл етс  синхровыходом устройства. С этого гнезда сигнал синхронизации подаетс  на вход запуска осциллографа или другого регистрирующего прибора. При этом на луче осциллографа можно наблюдать считанные из запоминающего устройства сигналы дл  вы влени  характера ошибки в интересующем адресе при непрерывном обращении к массиву адресов блока пам ти. Таким образом , осуществл етс  синхронизаци  осциллографа при проверке блоков пам ти в режимах формировани  начальных кодов с посто нным значением исходного кода, т. е. когда начальный код тестовой программы

на входах генератора псевдослучайных кодов равен исходному коду, набранному на установочном регистре 10.

В режимах формировани  начальных кодов с переменным значением (сдвиговым, осуществл емым в блоке 13 задани  начального кода, или счетным - в счетчике 1 1 исходных кодов) локализаци  неисправностей производитс  в два этапа. Сначала, если зафиксирован сбой в работе блока пам ти, фиксируют начальный код. Дл  этого на установочном регистре 10 устанавливают код, который был на входах генератора 14 псевдослучайных кодов в момент сбо , а в блоке управлени  режимами устанавливают переключатели в положение «Пост, при котором формируютс  в блоке 13 задани  начального кода числа с посто нным значением . Если после этого сбой в работе блока пам ти продолжает про вл тьс , то генератор псевдослучайных кодов необходимо перевести в режим формировани  посто нных кодов, а на установочном регистре 10 набрать кодовую комбинацию, котора  была на выходах 16 устройства. Если сбой и далее фиксируетс , то оператор должен найти неисправный адрес, устанавлива  тумблеры в блоке 4

5 установки адреса в положени , соответствующие коду адреса, при котором произошел сбой. Если при этом сбой прекращаетс , то необходимо определить минимальное число адресов, при котором сбой имеет место. Если таких адресов много и их трудно

рассмотреть на экране осциллографа, то необходимо произвести синхронизацию запуска луча в ждущем режиме работы осциллографа , снима  синхронизирующий сигнал с гнезда «Синхр устройства. При этом в установочном регистре адреса синхронизации устанавливают на тумблерах код адреса, при которо.м происходит сбой в работе блока пам ти. Дл  просмотра считанных сигналов на осциллографе в приборе контрол , куда входит предлагаемое устройство, отключают

0 останов по сбою. При этом прибор контрол  работает в непрерывном режиме проверки блока пам ти.

В режиме контрол  блоков пам ти тестом с «добавлением по адресам инверсными кодами сигнал синхронизации на гнезде «Синхр будет в момент по влени  признака инверсии с выхода схемы 23 сравнени . Это объ сн етс  тем, что в наиболее т желых услови х находитс  адрес, в котором записываетс  код противоположного значени  по отношению ко всем остальным адресам , следовательно, именно этот адрес и требуетс  рассматривать на экране осциллографа , если по данному адресу возникают сбои в работе провер емого блока пам ти.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ЗАДАНИЯ ТЕСТОВ, содержащее генератор тактовых импульсов, формирователь импульсов, коммутатор, блок заданий адреса, счетчик импульсов, дешифратор, блок задания начального кода, генератор псевдослучайных кодов, причем вход сброса генератора тактовых импульсов соединен с первым выходом формирователя импульсов, входом сброса счетчика импульсов и входом сброса генератора псевдослучайных кодов, второй выход формирователя импульсов соединен с первым входом коммутатора, вход формирователя импульсов подключен к выходу дешифратора, входы которого соединены с выходами счетчика импульсов, установочные входы счетчика импульсов подключены к первой группе выходов блока задания адреса, а счетный вход — к первому выходу генератора тактовых импульсов и к тактовому входу генератора псевдослучайных кодов,первый выход коммутатора соединен с входом режима блока задания начального кода, второй и третий выходы коммутатора — с синхровходом и с входом сдвига блока задания начального кода, выходы которого соединены с информационными входами генератора псевдослучайных кодов, отличающееся тем, что, с целью расширения области использования устройства, в него введены блок задания режимов, первый, второй и третий блоки элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, счетчик циклов, регистр исходного кода, счетчик исходных кодов, блок элементов И—НЕ, два элемента И, два элемента И—НЕ, регистр адреса синхронизации, схема сравнения, причем первый и второй выходы бло- ка задания режима соединены с вторым и третьим входами коммутатора, а третий выход — с управляющим входом блока элементов И—НЕ и с первыми входами первого и второго элементов И, выход второго элемента И соединен с первым управляющим входом второго блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные входы которого подключены к выходам генератора псевдослучайных кодов, а выходы являются информационными выходами устройства, второй выход генератора тактовых импульсов соединен с первым входом первого элемента И—НЕ, второй вход которого подключен к выходу второго элемента И—НЕ, первый вход которого подключен к выходу переполнения счетчика исходных кодов, а второй вход второго элемента И— 5 НЕ подключен к второму выходу формиро- “ вателя импульсов, выход первого элемента И—НЕ подключен к четвертому входу коммутатора и к синхровходу счетчика исходных кодов, информационные входы которого соединены с выходами регистра исходного кода, счетный вход — с четвертым и шестым входами коммутатора, а выходы — с информационными входами блока задания начального кода и блока элементов И—НЕ, выходы которого соединены с первой группой входов третьего блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого соединены с входами регистра адреса синхронизации, выходы которого подключены к первой группе входов схемы сравнения, выход которой соединен с выходом синхронизации устройства и с вторым входом второго элемента И, вторая группа входов схемы сравнения соединена с адресными выходами устройства и с выходами первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первая группа информационных входов которого подключена к выходам счетчика импульсов, вторая группа информационных входов — к второй группе выходов блока задания адреса, управляющий вход первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ объединен с управляю

   SU „„ 1168951 щим входом третьего блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и с выходом первого элемента И, второй вход которого соединен с пятым входом коммутатора и с первым выходом счетчика циклов, второй выход которого соединен с вторым управляющим входом второго блока элементов исключающее ИЛИ, а третий выход — с выходом признака операции устройства, вход сброса счетчика циклов соединен с первым выходом формирователя импульсов, а счетный вход — с выходом дешифратора.