SU1388871A1 - Устройство дл контрол и диагностики цифровых блоков - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  контрол  и диагностики дифровых блоков методом сигнатурного анализа. Целью изобретени   вл етс  повышение достоверности контрол . Устройство содержит переключатель 1, генератор 2 тестов.

Description

00

сх с с

Фиг. 1

мультиплексор 3, элемент И 4, контролируемый блок 5, блок 6 переключени  сигналов синхронизации, элемент ИЛИ 7, элемент И 8, триггер 9, мультиплексор 10, сигнатурный анализатор 11, узел 12 управлени  режимом, блок 13 посто нной пам ти, триггер 14, блок 15 формировани  адресов, узел 16 сравнени , индикатор 17. Контроль и диагностика цифровых блоков с помощью устройства осуществл ютс  в три этапа. На первом этапе вы вл ютс  неисправные блоки визуальным сличением общих сигнатур блоков - реальных и эталонных. На втором эта1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  -контрол  и диагностики цифровых бл,оков методом сигнатурного анализа.

Целью изобретени   вл етс  повышение достоверности контрол .

На фиг.1 приведена структурна  схема устройства; на фиг.. - функциональна  схема узла управлени  ре- жимом; на фиг.3 - функциональна  схема индикатора; на фиг.4 - структурна  схема блока, формировани  адресов; на фиг.5 - структурна  схема сигнатурного анализатора.

Устройство содержит переключатель 1, генератор 2 тестов, мультиплексор 3, элемент И 4, контролируемый блок 5, блок 6 переключени  сигналов синхронизации , элемент ИЛИ 7, элемент И 8, триггер 9, мультиплексор 10, сигнатурный анализатор 11, узел 12 управлени  режимом блок 13 посто нной пам ти, .триггер 14, блок 15 формировани  адресов, узел 16 сравнени  индикатор 17, элемент И-ИЛИ 18, элемент И-ШШ 19, элемент И 20, элемент И-ИЛИ 21, элемент И 22, элемент ИЛИ 23, триггер 24, триггер 25, элемент 26 индикации, переключатель 27, счёт чик 28, переключатель 29, узел 30 сравнени , формирователь 31 интервалов , регистр 32 сдвига с обратными св з ми, элемент И 33, индикатор

пе сличением сиг натур вы вл ютс  выходы и контрольные точки блоков, на которых реальные сигнатуры не соответствуют эталонным. На третьем этапе осуществл етс  локализаци  неисправностей в блоках автоматическим сравнением реальных сигнатур с эталонными , Устройство обеспечивает автоматическое сравнение реальных сигнатур любых внутренних точек блоков с эталонными, хран щимис  в пам ти устройства, с произвольным пор дком их подключени , что, в конечном счете, повышает достоверность контрол . 5 ил.

34, элемент И 35, элемент ИЛИ 36, элемент И 37, триггер 38, элементы И 39 и 40, триггер 41, элемент И 42, вход 43 пуска, вход 44 установки, вход 45 шагового режима, вход 46 подключени  пробника, вход 47 локализации неисправностей - входы устройства , вход 48 синхронизации, вход 49 установа, вход 50 запуска, вход 51 установки, информационньм вход 52, вход 53 управлени  - входы сигнатурного анализатора, управл ющий выход 54, выход 55 строба изменени  - выходы сигнатурного анализатора , входы 56-63 И, выходы 64-68 узла управлени  режимом, управл юп ий вход 69 и вход 70 установки индикатора, вход 71 установки и счетный вход 72 блока формировани  адресов, управл ющий выход 73 блока формировани  адресов .

Переключатель 1 предназначен дл  выбора сигналов синхронизации при измерении двоичных последовательностей в точках блока выбранной группы при локализации неисправностей.

Генератор 2 тестов предназначен дл  генерировани  стимулирующих сигналов в виде двоичных последовательностей , подаваемых на входы контролируемого блока.

Мультиплексор 3 предназначен дл  подключени  адресных входов блока 6 переключени  сигналов синхронизации к адресным выходам блока 15 фор- .мировани  адресов или к выходам переключател  1.

Элементы И k или ИЛИ 7 предназначены дл  управлени  триггером 9 по входу установки в нулевое состо ние.

Блок 6 переключени  сигналов сиш хронизации предназначен дл  подключени  к входам синхронизации, останова и запуска сигнатурного анализатора соответствую1чих выходов контролируемого блока 5 сигналов синхронизации в зависимости от кода на адресных входах блока.

Элемент ИЛИ 7 предназначен дл  пропуска импульсов запуска на вход запуска сигнатурного анализатора 11.

Триггер 9 предназначен дл  управлени  прохождением импульсов запуска через элемент ИЛИ 7.

Мультиплексор 10 предназначен дл  поочередного подключени  выходов контролируемого блока 5 к информационному входу сигнатурного анализатора 11 через узел 12 управлени  режимом .

Сигнатурный анализатор 11 предназначен дл  преобразовани  двоичных последовательностей на выходах контролируемого блока в короткие двоичные коды (сигнатуры)и дл  их отображени  световым индикатором в шестнадцатиричном формате.

Узел 12 управлени  режимом подключает к информационнному входу сигнатурного анализатора 11 вход 46 подключени  пробника или выход мультиплексора 10, управл ет блоком переключени  адресов по входам 71 и 72 установки и счета, управл ет триггером 9 через элемент ИЛИ 7, управл ет мультиплексором 3, блоком 13 посто нной пам ти, узлом 16 сравнени , индикатором 17, обеспечива  работу устройства в соответствующих режимах, в зависимости от значени  сигнала на входе 47 устройства.

Блок 13 посто нной пам ти предназначен дл  хранени  эталонных сигнатур точек цифровых блоков, провер емых в режиме локализации неисправностей .

Триггер 14 обеспечивает работу устройства в шаговом режиме.

Блок 15 формировани  адресов предназначен дл  формировани  адресов в диапазоне, ограниченном его началь- Hbw и конечным адресами, задаваемыми

с помощью его переключателе 27 и 29, и поступающих на адресные пходы мультиплексоров 3 и 10 и блока 13. с Узел 16 сравнени  служит дл  сраи- нени  реальных сигнатур провер емых точек блоков с эталонными сигнатурами групп точек.

Индикатор 17 предназначен дл  0 индикации результата сравнени  эталонных сигнатур группы точек с реальной сигнатурой провер емой точки контролируемого блока.

Вход 43 предназначен дл  подачи 5 команды Пуск, вход 44 - команды

Установка, вход 45 - команды Шаг, вход 47 - команды Локализаци , вход 46 служит дл  подключени  пробника. Контроль и диагностика цифровых 0 блоков с помощью устройства осуп(ест- вл етс  в три этапа. На первом этапе вы вл ютс  неисправные блоки визуальным сличением общих сигнатур блоков - реальных и эталонных. На вто- 5 ром этапе сличением сигнатур вы вл ютс  выходы и контрольные точки блоков , на которых реальные сигнатуры не соответствуют эталонным. На третьем этапе.;осуществл етс  локализаци  0 неисправностей в блоках с помощью пробника и автоматическим сравнением реальных сигнатур каждой точки в группе точек, причастных к формированию сигнала на выходе блока или в контрольной точке, с эталонными сигнатурами группы точек.

Устройство в режиме локализации неисправностей работает следующим образом,

0 На выбранные входы контролируемого блока 5 (фиг,1) от генератора 2 тестов поступают стимулирующие двоичные последовательности, синхронизируемые контролируемым бл оком, дл  5 чего из последнего в генератор тестов поступает сигнал синхронизации в виде импульсной последовательности. При этом на выходах и внутренних точках контролируемого блока возникают Q соответствующие реакции, В соответствии с номером выхода или контрольной точки с неправильной сигнатурой, или номером группы микросхем .переключателем 1 устанавливают номер группы . сигналов синхронизации сигнатурного анализатора, а переключател ми 27 и 29 (фиг,4) блока 15 формировани , адресов соответственно устанавливают начальный и конечный адреса поддиапазона адресного пространства блока 13 посто нной пам ти, в котором хран тс  эталонные сигнатуры точек конт ролируемого блока.

На вход 47 устройства подают команду Локализаци , к входу 46 подключают пробник, на вход 45 подают команду Шаг, на вход 44 кратковременно подают команду Установка.

Команда Установка устанавливает триггер 9 в нулевое состо ние, чем закрывает элемент И 8, запреща  поступление импульсов запуска на вход 50 сигнатурного анализатора 11,  вл ющегос  входом запуска его узла 31 (фиг.5) формировани  интервалов измерени , устанавливает узел 31 в состо ние ожидани  запуска и блокирует прием импульса останова по входу 49, поступив на вход 63 узла 12 задани  режимов, устанавливает его триггер 24 (фиг,2) в нулевое состо ние и, пройд  через элемент И-ИПИ 19 на вход 65 блока 15 формировани  адресов , задним фронтом записывает в его счетчик 28 (фиг.4) код начального адреса поддиагГазона, поступающий из переключател  27.

Обеспечив контакт пробника с выбранной точкой, на вход 43 устройства подают команду Пуск, Команда Пуск устанавливает триггер 9 в единичное состо ние, который открывает элемент И 8, разреша  прохождение импульсов запуска на вход 50 сигнатурного ана .лизатора 11 (фиг.5) и его формировател  31 интервала измерени , устанавливает триггер 14 в нулевое состо ние , который через вход 53 сигнатурного анализатора 11 открывает его элемент И 33 (фиг.5)„ поступив на вход 61 узла 12 и пройд  через эле мент И 22, устанавливает триггер 24 (фиг.2) в единичное состо ние. При этом открываетс  первый элемент И элемента И-ИПИ 18 и закрываетс  его второй элемент И, открываетс  первый элемент И элемента И-ШШ 19, закрываетс  элемент И 20, открываетс  первый элемент И элемента И-ШШ 21 и закрываетс  его второй элемент И, .3 св зи с чем к информационному вхо . ду 52 сигнатурного анализатора 11 подключаетс  вход 46 подключени  пробника, а вход 71 установки блока 15 формировани  адресов, вход 70 установки триггера 17 и второй вход элемента ИЛИ 7 подключаетс  к выходу

0

5

0

5

0

5

0

5

0

5

73 блока 15 формировани  адресов,  вл ющимс  выходом его узла 3.0 сравнени  (фи1.4), а к его счетному вход 72 подключаетс  выход синхронизации тестов контролируемого блока 5.

Установившийс  единичный уровень на выходе 68 узла 12 разрешает выборку эталонных сигнатзф из блока 13 и сравнение их с реальными сигнатурами узлом 16 сравнени , подключает выходы переключател  1 с помощью мультиплексора 3 к адресным входам блока 6 переключени  сигналов синхронизации , что приводит, в св ою очередь , к разрешению приема, его группой из трех входов, выбранной из многих групп информационных входов переключателем 1, сигналов синхронизации , останова и запуска сигнатурного анализатора 11, генерируемых контролируемым блоком 5,

Первый импульс запуска проходит через открытый элемент И 8 на вход 50 сигнатурного анализатора 11 и поступает на вход запуска его формировател  31 интервалов измерени  (фиг.5), который формирует по импульсу запуска импульс-установки, и после окончани  импульса запуска переходит в состо ние измерени . Импульс установки, пройд  через открытый элемент И 33, устанавливает ре- гистр 32 сдвига в единичное состо ние и триггер 14 задним фронтом - в единичное состо ние с выхода 54 сигнатурного анализатора 11. Единичный сигнал триггера 14 проходит через элементы И 4, ИЛИ 7 и устанавливает триггер 9 в нулевое состо ние, что приводит к закрыванию элемента И 8 и прекращению прохождени  последующих импульсов запуска.

В состо нии измерени  в узле 32 (фиг.5) блокируетс  запуск сигнатурного анализатора по входу 50 и разрешаетс  его останов по входу 49, формируетс  строб измерени  двоичной последовательности провер емой точки, начало которого определ етс  задним фронтом импульса запуска, а окончание - задним фронтом импульса останова. Строб измерени  разрешает прохождение импульсов синхронизации с входа 48 сигнатурного анализатора 11 на соответствующий вход регистра 32 сдвига с обратными св з ми, проис ходит запись в него в сжатой форме

двоичной последовательности провер емой точки - сигнатуры,

В конце измерени  на вход 49 поступает 1шпульс останова, по окончании которого узел 31 (фиг.5) переходит в состо ние ожидани  импульса запуска, прекращаетс  формирование строба измерени  и прохождение импульсов синхронизации. Двоичное число , хрхан щеес  в регистре 32 сдвига, преобразуетс  в индикаторе 34 в шестнадцатиричную форму и отображаетс  его световым индикатором. Одновременно код этого числа в параллельной форме поступает на вторую группу инг формационных входов узла 16 сравнени .

С выхода синхронизации тестов контролируемого блока 5 поступает непрерывна  импульсна  последовательность на вход синхронизации генератора 2 тестов, на вход синхронизации блока 13 посто нной пам ти и на вход 59 узла 12 управлени  режимом, где она проходит через первый элемент И элемента И-ИЛИ 21 (фиг.2) и с выхода 67 поступает на счетный вход 72 блока 15 формировани  адресов, в котором каждьй ее импульс задним фронтом переключает счетчик 28 (фиг.4) в следующее состо ние. Когда на выхода счетчика 28 по витс  код, равньй установленному переключателем 29, на выходе узла 30 сравнени  по витс  сигнал равнозначности, который с выхода 73 поступает на вход 58 узла 12 управлени  режимом и проходит через его открытый первый элемент И элемента И-ИЛИ 19 на выход 65, откуда поступает на вход 71 установки блока 15 формировани  адресов, в котором записывает в счетчик 28 на- чальный адрес поддиапазона адресов эталонных сигнатур выбра нной группы точек контролируемого .блока, и на вход 70 индикатора 17, устанавлива  его триггер 25 (фиг.З) в нулевое состо ние. Эти циклы будут повтор тьс , пока на входе 47 устройства будет присутствовать команда Локализаци .

Образующиес  на адресных выходах блока 15 формировани  адресов коды адресов поступают на первую группу информационных входов мультиплексора 3, на адресные входы мультиплексора 10 и на адресные входы блока 13 посто нной пам ти. Однако эти адресные

коды в режиме локализации неисправностей  вл ютс  эффективными лишь дл  блока 13, из которого происходит. непрерывна  циклическа  выборка эталонных сигнатур в поддиапазоне адресов , ограниченном начальным и конечным адресами, заданными переключател ми 27 и 29 блока 15 формировани 

адресов, Двоичньм код эталонных сигнатур (например, шестнадцатиразр дный ) с информационных выходов блока 13 поступает на первую группу информационных входов узла сравнени  дл 

сравнени  их с сигнатурой, образованной в регистре 32 сигнатурного анализатора 11 и хран щейс  в нем до прихода следующей команды Пуск. Процесс сравнени  стробирует.с  импульсами стробировани , которые

вырабатываютс  в блоке 13 посто нной пам ти и поступают на вход стробировани  узла 16 сравнени .

Дл  измерени  двоичной последовательности в следующей точке, выбранной группы точек контролируемого блока необходимо подключить следующую точку к выходу 46 устройства, после .чего на вход 43 подать команДУ Пуск.

5

0

При равнозначности кодов одной из эталонных сигнатур и кода сигнатуры , хран щейс  в регистре с обратными св з ми сигнатурного анализатора , на выходе узла 16 сравнени  по вл етс  сигнал равнозначности, который поступает на вход 69 индикатора 17 и устанавливает его три1- гер 25 (фиг.З) в единичное состо ние, что приводит к срабатьшанию элемента 26 индикации, который сигнализирует о соответствии сигнатур - эталонной и провер емой точки.

Переход  от точки к точке в выбранной группе точек контролируемого блока и осуществл   каждьй раз подачу команды Пуск на вход 43 устройства - после подключени  провер емой точки к входу 46 - производ т поиск неисправностей,

Дл  исследовани  точек другой группы необходимо установить переключателем 1 другой номер группы си1- налов синхронизации, а переключател - 5 ми 27 и 29 блока 15 формировани  адресов - начальный и конечный адреса другого поддиапазона адресов эталонных сигнатур, после чего на вход 44

5

,0

91

кратковременно подать команду Установка , затем - Пуск.

Дл  проверки исправности всего блока или дл  проверки группы выходов команды Шаг и Локализаци  не подают. Переключател ми блока 15 формировани  адресов, устанавливают первый и последний номера провер емы выходов контролируемого блока, после чего кратковременно подают команду Установка, затем - Пуск. В этом режиме переклю гатель 1, блок 13 посто нной пам ти, узел 16 сравнени  и индикатор 17 не используютс . Переключение счетчика 28 блока 15 формировани  адресов (фиг.4) происходит по заднему фронту строба измерени , поступающему с выхода 55 сигнатурнр- го анализатора 11 на вход узла 12 управлени  режимом., затем - на вход 72 блока 15, К информационному входу 52 сигнатурного анализатора 11 через узел 12 управлени  .режимом поочередно подключаютс  выходы контролируемого блока 5 с помосцью мультиплексора 10, Переключатель 6 сигналов синхронизации- подключает к входам 48-50 сигнатурного анализатора 11 сигналы синхронизации, останова и запуска в соответствии с кодом на адресных выходах блока 15,

При- по влении на выходе 73 блока 15 сигнала равнозначности, который,, пройд  через узел 12 и с его выхода 66 через элемент ИГШ 7, устанавливает триггер 9 в нулевое состо ние,, сигнатурный анализатор 11 останавливаетс , В его регистре 32 с обратными св з ми хранитс  двоичный код сигнатуры выходов контролируемого блока, котора  отображаетс  его индикатором 34 (фиг,5) в шестнадцатиричном формате и по которой суд т о состо нии контролируемого блока,

В случае неисправности контролируемого блока отыскивают выходы с неправильными сигнатурами, .Дл  этого не мен   начального и конечного адресов , установленных переключател ми блока 15 формировани  адресов, на вход 45 устройства подают команду Шаг, затем на вход 44 подают команду Установка, По(ше этого, подава  поочередно команду Пуск на вход 43, сравнивают зрительно сигнатуры,, получаемые на каждом выходе и отображаемые индикатором сигнатурного

анализа, с эталонными и фиксируют

1

10

выходы, на которых их значени  не совпадают, после чего приступает к локализации неисправностей, как описано .

Claims (1)

1. Формула изобретени 

   0

   5

   0

   5

   0

   5

   0

   5

   0

   5

   Устройство дл  контрол  и диагностики цифровых блоков, содержащее генератор тестов, сигнатурный анализатор , первый мультиплексор, блок формировани  адресов, блок переключени  сигналов синхронизации, первый и второй триггеры, первый и второй элементы И и элемент ИЛИ, причем группа выходов генератора тестов  вл етс  группой выходов устройства дЛ  подключени  к входам контролируемого цифрового блока, группа адресных выходов блока формировани  адресов соединена с грулпой адресных входов первого мультиплексора, группа информационных входов которого  вл етс  группой информационных входов устройства дл  подключени  информационных выходов контролируемого цифрового блока, группы тактовых входов и входов запуска и останова блока переключени  сигналов синхронизации образуют группу входов устройства дл  подключени  к соответствующим группам выходов контролируемого цифрового блока, синхрОвход генератора тестов  вл етс  синхровходом устройс-- тва дл  подключени  выхода синхронизации тестов контролируемого цифрового блока, первый выход блока переключени  сигналов синхронизации соединен с вхрдом синхронизации сигнатурного анализатора-, вход останова которого соединен с вторым выходом блока переключени  сигналов синхро- низации, третий выход которого соединен с первым входом первого элемента И, выход которого соединен с входом запуска сигнатурного анализатора, установочный вход которого соединен . с первым входом элемента ИЛИ и с входом установки устройства, выход сигнализации установки начального состо ни  сигнатурного анализатора соединен с единичным входом второго триггера, единичный и нулевой выходы .которого соединены соответственно С вторым входом второго элемента И и с входом управлени  установкой начального состо ни  сигнатурного анализатора , вход шагового режима уст11

   роиства соединен с первым входом второго элемента И, выход которого соединен с третьим входом элемента ИЛИ, выход которого соединен с нулевым входом первого триггера, единичный выход которого соединен с вторым входом перв ого элемента И, вход пуска устройства соединен с единичньм входом первого триггера и нулевым входом второго триггера, отличающеес  тем, что, с целью повьше ни  достоверности контрол , устройство дополнительно содержит второй мультиплексор, переключатель, блок посто нной пам ти, узел сравнени , . индикатор и узел управлени  режимом, который содержит три элемента И-ИЛИ, третий и четвертьй элементы И, второ элемент ИЛИ и третий триггер, при- чем группа выходов переключател  соединена с первой, группой информационных входов второго мультиплексора , втора  группа информационных входов которого соединена с группой адресных входов блока посто нной пам ти и группой адресных выходов блока формировани  адресо в, группа выходов второго мультиплексора соединена с группой адресных входов блока переключени  сигналов синх юнизации, группа информационных выходов блока посто нной пам ти соединена с первой группой информационных входов узла .сравнени , вход стробировани  которого соединен с выходом стробировани  блока посто нной пам ти, группа информационных выходов сигнатурного анализатора соединена с второй группой информационных входов узла сравнени , выход которого соединен с входом управлени  индикатора, первый вход первого элемента И-ИЛИ соединен с дополнительным информационным входом устройства, третий вход первого элемента И-ИЛИ соединен с выходом

   10

   15

   20 8887112

   первого мульт11 1лексора, второй вход третьего элемента И соединен с первым входом второго элемента И-ИЛИ и с выходом фиксации конечного адреса блока формировани  адресов, первый вход третьего элемента И-ИЛИ соединен с синхровходами генератора тестов и блока посто нной пам ти, третий вход третьего элемента И-ИЛИ соединен с выходом строба измерени  сигнатурного анализатора, первый вход четвертого элемента И соединен с входом пуска устройства, второй вход четвертого элемента И соединен с первым входом второго элемента ИЛИ и с входом локализации неисправностей устройства, второй вход второго элемента ИЛИ соединен с третьим и четвертым входами второго элемента И-ИЛИ и с входом установки устройства , выход первого элемента И-ИЛИ соединен с информационным входом сигнатурного анализатора, вьгход второго элемента И-ИЛИ соединен с установочными входами блока формировани  адресов и индикатора, выход третьего элемента И соединен с вторым входом

   первого элемента ИЛИ, выход третьего 2Q элемента И-ИЛИ соединен с информационным входом блока формировани  адресов, пр мой выход третьего триггера соединен с вторыми входами пер- вого, второго и третьего элементов И-ИЛИ и с входами разрешени  второго мультиплексора, блока посто нной пам ти и узла сравнени , -инверсный выход третьего триггера соединен с четвертыми входами первого и третьего элементов И-ИЛИ и с первым .входом третьего элемента И, единичный и нулевой входы третьего триггера соединены соответственно с выходами четвертого элемента И второго элемента ИЛИ.

   25

   35

   40

   45

   Фиг.

   -17

   .J