SU1078430A1 - Устройство дл контрол цифровых узлов - Google Patents

Устройство дл контрол цифровых узлов Download PDF

Info

Publication number
SU1078430A1
SU1078430A1 SU813287799A SU3287799A SU1078430A1 SU 1078430 A1 SU1078430 A1 SU 1078430A1 SU 813287799 A SU813287799 A SU 813287799A SU 3287799 A SU3287799 A SU 3287799A SU 1078430 A1 SU1078430 A1 SU 1078430A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
control unit
control
outputs
Prior art date
Application number
SU813287799A
Other languages
English (en)
Inventor
Геннадий Ефимович Захарченко
Владимир Владимирович Скрипник
Original Assignee
Предприятие П/Я В-8542
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8542 filed Critical Предприятие П/Я В-8542
Priority to SU813287799A priority Critical patent/SU1078430A1/ru
Application granted granted Critical
Publication of SU1078430A1 publication Critical patent/SU1078430A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее анализатор сигнатур, блок индикации и блок управлени , причем первый выход блока управлени  соединен с синхровходом анализатора сигнатур, установочный вход которого соединен с вторым выходом блока управлени , третий выход которого соединен с управл ющим входом анализатора сигнатур, выходы которого соединены соответственно с информационными входами блока индикации , управл ющий вход которого соедииен с четвертым выходом блока управлени , информационные входы анализатора сигнатур соединены соответствен но с выходами провер емого узла, отличающеес  тем, что, с целью упрощени  устройства, входы провер емого узла соединены соответственно с выходами анализатора сигнатур . 2. Устройство по П.1, отличающеес  тем,, что блок управлени  содержит генератор тактовых импульсов, делитель частоты, распределитель импульсов, триггер, элемент ИЛИ, причем выход генератора тактовых импульсов соединен с входом делител  частоты и  вл етс  первым выходом блока, второй выход которого е соединен с первым выходом распредели (Л тел , с первым входом элемента ИЛИ, выход делител  частоты соединен с входом распределител  импульсов, второй выход которого соединен с единичным входом триггера, нулевой вход которого соединен с выходом элемента ИЛИ, выход триггера  вл етс  третьим выходом блока, четвертый выход которого соединен с вторым BXd дом элемента ИЛИ, с третьим выходом 00 4: распределител . СО

Description

Изобретение относитс  к автоматизированному контролю узлов дискретной техники и может быть использовано при производЕтвенном и эксплуатационном контроле указанных узлов. Известно устройство дл  контрол  объектов дискретной техники, содержащее генератор тестовых сигналов, выходы которого подключены к входам объекта контрол , к выходам которого подключаетс  вход анализатора сиг натур, а также узел управлени , выхо ды которого подключены к управл ющим входам генератора тестовых сигналов и анализатора сигнатур tO Наиболее близким по технической сущности к .предлагаемому  вл етс  устройство контрол  объектов дискрет ной техники, содержащее генератор псевдослучайных последовательностей, анализатор сигнатур, узел управлени  узел регистрации и индикации, причем выходы объекта контрол  соединены соответственно с информационными вхо дами анализатора сигнатур, выходы которого соединены с информационными входами узла регистрации и индикации управл ющий вход которого соединен с первым выходом узла управлени , второй выход которого соединен с управл ющим входом анализатора, третий выход узла управлени  соединен с вхо дом генератора псевдослучайных после довательностей, выходы которого соединены с входами объекта контрол  2 Недостатком известного устройства контрол   вл етс  его сложность, заключающа с  в наличии генератора псевдослучайных последовательностей. Цель изобретени  - упрощение устройства . Поставленна  цель достигаетс  там, что в устройстве дл  контрол  Щ1ФРОНЫХ узлов, содержащем анализатог сигнатур г блок индикации и блок упраа.пйни , причем первый выход блока управлени  соединен с синхровходом анализатора сигнатур, установочный вход которого соединен с вторым выходе-.-; блока управлени , третий выKo ,L, которого соединен с управл ющим входом акалинатора сигнатур, выходы которого соединены соответственно с информационньми входами блока инди кации, управл ющий вход которого сое динен с четвертым выходом блока управлени , информационные входы анали затора сигнатур соединены соответственно с выходами провер емого узла, зходы провер емого узла соединены соответстузенно с выхо/дами анализатора сигнатур. Блок управлени  содержит генератор тактовых {дапульсов, делитель частоты, распредели:тель импульсов, триггер,, члеиент И.ЛК, причем выход генератора тактовых импульсов соедийен с входом делител  частоты и  вл етс  первым выходом блока, второй выход которого соединен с первым выходом распределител , с первьам входом элемента ИЛИ, выход делител  частоты соединен с входом распределител  импульсов, второй выход которого соединен с единичным входом триггера, нулевой вход которого соединен с выходом элемента ИЛИ, выход триггера  вл етс  третьим выходом блока, четвертый выход которого соединен с BTOptoM входом элемента ИЛИ, с зсретьим вьгходом распределител . На фиг. 1 приведена структурна  схема предлагаемого устройства; на фиг. 2 - схема анализатора сигнатур; на фиг. 3 - схема блока управлени ; на фиг. 4 - временна  диаграмма блока управлени . Устройство содержит провер емый узел 1, анализатор 2 сигнатур, блок 3 индикации и блок 4 управлени . Анализатор сигнатур содержит триггеры 5, сумматоры 6 и 7 по модулю два, элементы И 8. Блок управлени  содержит генератор 9 тактовых импульсов, делитель 10 частоты, распределитель 11 импульсов, триггер 12 и элемент ИЛИ 13. Устройство работает следукадим образом. Блок 4 управлени  устанавливает в исходное состо ние анализатор 2. При отсутствии реакции объекта контро л  анализатор 2 формирует псевдослучайные последовательности, поступающие о его выходов на входы узла 1 контрол , блок -4 управлени  формирует интервал анализа анализатора 2 таким образом. Чтобы состо ние узла 1 контрол  было определено к началу интервала анализа. На интервале анализа анализатор 2 формирует сигнатуру реакций узла 1 контрол , при этом на выходах анализатора 2 формируютс  последовательности, статистические свойства которых соответствуют псевдослучайным (это следует из равноверо тности сигнатур). Последовательности с выходов анализатора 2 поступают на входы узла 1 контрол . По окончании интервала анализа по сигналу блока 4 управлени  сигнатура реакции узла 1 контрол , сформированна  анализатором 2, запоминаетс  и преобразуетс  блоком 3 в буквенно-цифровую форму. Полученна  таким образом сигнатура сравниваетс  с эталонной сигназ рой, характеризующей исправный узел данного типа, приведенной в документации на объект. На фиг. 4 обозначено: Т - шаг дискретизации; К - положительное целое ЧИСЛО;а - тактовые импульсы на выходе генератора 9; S , 6 , 9 соответственно сигнал установки исходного состо ни  блока 2 и начала блокировки реакций узла контрол  (т.е. определени  его состо ни ), сигнал окончани  блокировки реакций и начала интервгипа анализа, сигнал окончани  интервала анализа и начала индикации сигнатуры; г - сигнал , определ ющий интервал анализа анализатора сигнатур.
Использование данного устройства контрол  цифровых узлов исключает необходимость в генераторе псевдослучайных последовательностей, что упрощает устройство контрол .
От узла S
yj/fy 2
Фиг. г
/
J

Claims (2)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ
ЦИФРОВЫХ УЗЛОВ, содержащее анализатор сигнатур, блок индикации и блок управления, причем первый выход блока управления соединен с синхровходом анализатора сигнатур, установочный вход которого соединен с вторым выходом блока управления, третий выход которого соединен с управляющим входом анализатора сигнатур, выходы которого соединены соответственно с информационными входами блока индикации, управляющий вход которого соединен с четвертым выходом блока управ ления, информационные входы анализатора сигнатур соединены соответственно с выходами проверяемого узла, отличающееся тем, что, с целью упрощения устройства, входы проверяемого узла соединены соответственно с выходами анализатора сигнатур.
2. Устройство по п.1, отличающееся тем., что блок управления содержит генератор тактовых импульсов, делитель частоты, распределитель импульсов, триггер, элемент ИЛИ, причем выход генератора тактовых импульсов соединен с входом делителя частоты и является первым выходом блока, второй выход которого^ соединен с первым выходом распредели ~ теля, с первым входом элемента ИЛИ, выход делителя частоты соединен с входом распределителя импульсов, второй выход которого соединен с единичным входом триггера, нулевой вход которого соединен с выходом элемента ИЛИ, выход триггера является третьим выходом блока, четвертый выход которого соединен с вторым вхО дом элемента ИЛИ, с третьим выходом распределителя.
фиг f
SU ,,,,1078430
SU813287799A 1981-03-02 1981-03-02 Устройство дл контрол цифровых узлов SU1078430A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813287799A SU1078430A1 (ru) 1981-03-02 1981-03-02 Устройство дл контрол цифровых узлов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813287799A SU1078430A1 (ru) 1981-03-02 1981-03-02 Устройство дл контрол цифровых узлов

Publications (1)

Publication Number Publication Date
SU1078430A1 true SU1078430A1 (ru) 1984-03-07

Family

ID=20957885

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813287799A SU1078430A1 (ru) 1981-03-02 1981-03-02 Устройство дл контрол цифровых узлов

Country Status (1)

Country Link
SU (1) SU1078430A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Толст ков B.C. Обнаружение и исправление ошибок в дискретных устройствах, М,, Советское радио 1972, с. 181. 2. Кирь ной К.Г. К теории сигнаТехника средств турного анализа. св зи. Сер. Радиоизмерительна техника, 1980, вьш. 2, с. 30 (прототип). *

Similar Documents

Publication Publication Date Title
SU1078430A1 (ru) Устройство дл контрол цифровых узлов
SU1160417A1 (ru) Устройство дл контрол цифровых узлов
SU610122A1 (ru) Устройство дл определени надежности электронных схем
SU1142897A1 (ru) Устройство измерени количества проскальзываний
SU668100A2 (ru) Устройство цикловой синхронизации
SU1381419A1 (ru) Цифровой измеритель длительности временных интервалов
MY105316A (en) Sync validity detection utilizing a microcomputer.
SU884105A1 (ru) Временной преобразователь интервала времени
SU1496012A1 (ru) Датчик испытательных комбинаций
SU1190383A2 (ru) Устройство дл контрол цифровых узлов
RU1812514C (ru) Устройство цифрового измерени частоты
SU803117A1 (ru) Устройство дл измерени характеристикСиСТЕМ циКлОВОй СиНХРОНизАции
SU1411750A1 (ru) Устройство дл контрол цифровых блоков
SU1336006A1 (ru) Сигнатурный анализатор
SU738183A1 (ru) Устройство дл измерени веро тностных характеристик процессов восстановлени синхронизма по циклам
SU1184013A1 (ru) Устройство для контроля оперативной памяти
SU603117A1 (ru) Многоканальный преобразователь временных параметров в код
SU1140060A2 (ru) Устройство дл цифрового отображени формы электрического импульса
SU1388872A2 (ru) Устройство дл фиксации неустойчивых сбоев
RU1805471C (ru) Устройство дл контрол логических блоков
SU1264186A1 (ru) Устройство дл контрол цифровых блоков
SU993461A1 (ru) Умножитель частоты следовани импульсов
SU1390610A1 (ru) Устройство дл диагностировани аппаратуры обработки данных
SU510718A1 (ru) Устройство дл моделировани систем массового обслуживани
SU1554071A1 (ru) Устройство дл измерени времени опережени синхронизатора