SU1176333A1 - Устройство дл контрол многовыходных цифровых узлов - Google Patents

Abstract

УСТРОЙСТВО дл  КОНТРОЛЯ шогои 1ходаых ЦИФРОВЫХ УЗЛОВ, содержащее входной компаратор,, tpynny входных компараторов, группу сумматоров по модулю два, группу регистров сдвига, блок свертки по модулю два, сумматор по модулю два, регистр сдвига, первый индикатор, компаратор кодов, первую группу переключателей , вторую группу переключателей , блок запуска, делитель частоты , счетчик цифровой задержки, элемент И, блок выборки, блок преобразовани  информации дл  индикации, второй индикатор и потенциометр установки уровн , причем первые входы входных компараторов группы и входного компаратора подключены к выходу потенциометра установки уровн , вторые входы входных компараторов группы  вл ютс  группой информационных входов устройства, выходы входных компараторов группы соединены с первой группой входов компаратора кодов и первыми информационными входами сумматоров по модулю два группы, выходы которьк подключены к группе входов блока свертки по модулю два, группа информационных входов сумматора по модулю два подключена к группе выходов регистра сдвига, информационным входом подключенного к выходу сумматора по модулю два, группа выходов регистра сдвига соединена с группой входов первого индикатора, втора  группа входов компаратора кодов соединена с выходами переключателей первой группы, выход компаратора кодов соединен с входом блока запуска, первый выход которого соединен с управл ющими входами делител  частоты и счетчика цифровой задержки , а второй выход - с входами сброса сче-рчика цифровой задержки и (Л делител  частоты, тактовый вход кото рого соединен с выходом счетчика цифровой задержки, а выход - с первым входом элемента И, выход которого соединен с входами синхронизации ре гистров сдвигаГруппы, второй вход входного компаратора соединен с входом внешней синхронизации устройства, Од Q9 00 СО выходы регистров сдвига группы соединены с вторыми информационными входами соответствующих сумматоров по модулю два группы, выходы параллельного кода регистров сдвига группы соединены с группой входов блока вы-, борки, выход которого подключен через блок преобразовани  информации дл  индикации к входам второго индикатора , первы - входы переключателей второй группы соединены с выходами сумматоров по модулю два группы вторые входы - с выходами входных компараторов группы, а выходы - с информационными входами регистров

Description

сдвига группы, вход начальной установки устройства соединен с входами начальной установки регистров сдвига группы и регистра сдвига, отличающеес  тем, что, с целью расширени  класса решаемых задач устройства за счет обеспечени  возможности контрол  цифровых узлов путем формировани  в устройстве псевдослучайных последовательностей , в него введены блок управлени  регистром сдвига, генератор импульсов, переключатель режимов регистра сдвига, группа выходных усилителей и выходной усилитель, причем группа выходов регистра сдвига подключена к входам выходных усилителей группы, выходы которых соединены с группой входов контролируемого узла, перва  группа входо переключател  режимов регистра сдвига подключена к выходам блока свертки по модулю два, входного компаратора и выходу элемента И, втора  группа входов - к первому и второму выходам блока управлени  регистром сдвига и выходу генератора импульсов , а группа выходов - к информационному входу сумматора по модулю два, входу выходного усилител , второму входу элемента И, тактовому ВХОДУ счетчика цифровой задержки и

зходу.синхронизации регистра сдвига, выход выходного усилител   вл етс  выходом внешней синхронизации уст ройства , входы начальной установки и синхронизации и тактовый вход блока управлени  регистром сдвига соединены соответственно с входом начальной установки устройства, вторым выходом делител  частоты и выходом генератора импульсов, причем блок управлени  регистром сдвига содержит три триггера, элемент И и кнопку Пуск, при этом входы установки триггеров соединены с входом начальной установки блока, информационные входы первого , второго и третьего триггеров подключены к шине логической единицы и пр мым выходам первого и второго, триггеров соответственно, синхровходы второго и третьего триггеров соединены с тактовым входом блока и первым входом элемента И, выход и второй вход которого соединены соответственно с первым выходом блока и инверсным выходом первого триггера , вход сброса которого подключен к выходу кнопки Пуск, а синхровход  вл етс  входом синхронизации блока , пр мой выход третьего триггера  вл етс  вторым выходом блока .

1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  поиска неисправностей в сложных цифровых логических схемах автоматики и вычислительной техники.

Цель изобретени  - расширение класса решаемых задач устройства за счет обеспечени  возможности конт рол  цифровых узлов путем формировани  в устройстве псевдослучайньж по следов ат ельностей

На фиг.1 изображена функциональна  схема устройства д.1  контрол  многовыходных цифровых узлов; на фиг,2 - пример реализации блока запуска , делител  и счетчика цифровой задержки; на фиг. 3 - пример реализации блока выборки; на фиг. 4 пример реализации блока преобразовани  информации;-на фиг.5 - пример реализации блока управлени  регистром сдвига

Устройство (фиг Л) содержит входной компаратор 1, группу входных компараторов 2, группу сумматоров 3 по модулю два, группу регистров 4 сдвига, блок 5 свертки по модулю два, сумматор 6 по модулю два, регистр 7 сдвига, первый индикатор 8, компаратор 9 кодов, первую группу переключателей 10, вторую группу переключателей П, блок 12 запуска, делитель 13 частоты, счетчик 14 цифровой задержки, элемент И 15, блок 16 выборки, блок 17 преобразо3 вани  информации, второй индикатор 18, потенциометр 19 установки уронн , выходной усилитель 20, группу выходных усилителей 21, переключатель 22 режимов регистра сдвига, генератор 23 импульсов и блок 24 управлени  регистром сдвига. На фиг.1 показаны также группа информационных входов 25 и вход 26 внешней синхронизации устройства, вход 27 начальной установки устройс ва и входы 28 начальной установки регистров 4 сдвига группы и регистра 7 сдвига, группа выходов 29 псев дослучайиых последовательностей, выход 30 внешней синхронизации устройства, тактовый вход 31 и вход 32 синхронизации, вход 33 начальной установки, первый 34 и второй 35 выходы блока 24 управлени  регистро сдвига,входы 36 синхронизации регис ров 4 сдвига группы и регистра 7 сдвигао Делитель 13 частоты содержит фиг. 2 счетчик 37, элемент НЕ 38 и элемент И 39. Счетчик 14 цифр,о вой згчдержки может быть, выполнен в виде многодекадного счетчика 40, переключател  41 установки задержки и элементов И 42 и 43. На фиг.2 пок заны также вход 44. блока 12 запуска тактовый вход 45 счетчика 14, выход 46 элемента И 15, второй выход 47 делител , а также функциональна  схема блока 12 запуска, состо щего из триггера 48 и кнопки 49 Запуск анализатора. Блок 16 выборки содержит (фиг„3) матрицу элементов И 50, регистры 51 и 52 циклического сдвига, генера тор 53, группу входов 54, элемент И 55 и выход 56 блока. Блок 17 преобразовани  информаци содержит фиг.4 генератор 57 синусоидального напр жени , делительформирователь 58, Ьчетчики-делители 59 и 60, цифроаналоговые преобразов тели 61 и 62, усилители 63 и 64, резисторы 65-68, конденсатор 69, транзисторный ключ 70 и выходы 71. Блок 24 управлени  регистром сдвига содержит (фиг.5) триггеры . 72 - 74, кнопку 75 Пуск, элемент И 76 и шину 77 логической единицы Блок 12 запуска, делитель 13, счетчик 14 цифровой задержки и элемент И 15 используютс  дл  формировани  измерительного интервала вре- 34 мени аналогично, как это вьтолн ет-с  в многоканальных логических анализаторах . Формирование измерительного интервала осуществл етс  либо сразу же после поступлени  зАпускающего слова на компаратор 9, либо после истечени  времени задержки , задаваемой счетчиком 14. В первом случае с помощью переключател  41 набираетс  число: 000..,00. При нажатии кнопки 49 в триггер 48 заноситс  О, счетчик 37 устанавливаетс  в нулевое состо ние , а в счетчик 40 вводитс  число 99„..99„ Нулевым уровнем с выхода триггера 48 через элементы 39 и 42 запрещаетс  работа делител  13 и счетчика 14. Кроме того, так как в счетчик 40 занесено число 99...99, его выходной сигнал блокирует поступление через элемент И 42 тактовых импульсов на свой счетный вход и разрешает через элемент И 43 поступление тактовых импульсов на вход элемента И 39, на другой вход которого также поступает сигнал 1 с выхода элемента НЕ 38, поскольку на выходе счетчика 37 установлен сигнал О, который переброситс  в противо- положное значение только при заполнении счетчика 37 в состо ние . 1 К .. И . Когда поступает запускакщее слово на компаратор 9, на выходе последнего по вл етс  сигнал, обеспечивающий переключение триггера 48 в состо ние 1, В этом случае обеспечива ютс  услови  поступлени  тактовых импульсов на вход счетчика 37 и вход элемента И 15, обеспечива  занесение информации в регистры 4, При заполнении счетчика 37 до состо ни  11,.о 11 на его выходе устанавливаетс  уровнеь 1, в результате чего через элемент НЕ 38 подаетс  уровень на вход элемента И 39, запреща  поступление тактовых импульсов на вход счетчика 37 и вход элемента И 15, Таким образом завершаетс  формование измерительного интервала времени. При этом в регистрах 4 будут занесены либо сигнатуры информационных последовательностей по каждому каналу (включа  и запускающее слово), либо/сами последовательности в зависимости от положени  переключателей М. В случае задержанного запуска на формирование изме зительного интервала времени на переключате . ле 41 набираетс  количество такт задержки Например, если необходимо задержа-ть запуск на )28 импульсов , то при нажАтии кнопки 49 в счетчик 40 вводитс  число 99.0.999-128 99..о871, так как счетчик 40 работает на досчет до числа 99...999. В этом случае при поступлении запускающего слова (как и прежде} триггер 48 устанавливаетс  в 1. Но так как на счетчике 40 еще не достигнуто значение 99о.о999, на вход элемента И 42 не поступает сигнал запрета, а на вход элемента И 39 не поступает сигнал разрешени  работы двоичного счетчика 37. Поэтому после запускающего слова начнет работать на досчет до числа 99..о999 счетчик 40, а после его заполнени  включаетс  счетчик 37, обеспечива  формирование задержанного измерительного интервала времени . Использу  при повторных запуск наращивание времени задержки на величину емкости регистров 4 или измен   каждый раз значение запускающего слова, можно обеспечить последовательный просмотр пакето информации или производить лакопление сигнатур да  длинных последовательностей Блок 16 быборки (фиГоЗ) предназначен дл  поочередного опроса / разр дов регистров 4 и выдачи соо ветствующего логического сигнала на транзисторный ключ 70, управл  щий напр жением синусоидальной фо мы, подаваемым на горизонтальные отклон юпще пластины электроннолз чевой трубки индикатора 18о Выборка осуществл етс  элементами И 50, управл емыми при помощ регистров 51 и 52 циклического сдвига - горизонтального (строк) и вертикального столбцовJ. Регис ры 51 и 52 управл ютс  генераторо 53 и выполнены так, что в каждом из них всегда циркулирует единица Таким образом, на одной из шин горизонтальной и вертикальной выб ки всегда присутствует 5. Элемент И 50, наход щийс  в перекрес этих единиц, способен передавать информацию от выбранного разр да одного из регистров 4 по входу 54 через элемент И 55 на выход 56 блока 16 выборки. Блок 17 преобразовани  информации фиго4) служит дл  преобразовани  последовательной информации, поступающей с блока 16, в вид, удобный дп  воспроизведени , на экране второго индикатора 18. Работа блока 17 осуществл етс  под воздействием генератора 57 синусоидального напр жени  Сигнал пр моугольной фопмы, сформированный с помощью делител формировател  58 (деление осуществл етс  на 2), поступает последовательно на первый 59 и второй 60 счетчики-делители на 16.Сигналы с выходов счетчиков 59 и 60 подаютс  на два цифроанапоговых преобразовател  61 и 62, напр жение с которых через первый 63 и второй %4 усилители подключаетс  к верти .кальным и горизонтальным отклон ющим пластинам электроннолучевой трубки индикатора 18. Так как на входах усилителей 63 и 64 напр жение имеет ступенчатонарастающую форму, то на экране индикатора 18 образуетс  точечный растр. Цифры (нули и единицы) на экране электроннолучевой трубки образуютс  при помощи фигур Лиссажу из синусоидального напр жени , положенного на точечный растр. Напр жение на вертикальные пластины с генератора 57 подаетс  через усипитель 63 путем суммировани  на резисторах 65 и 66 с выходным сигналом первого циф роаналогового преобразовател  61. На горизонтальные пластины поступают суммарное напр жение от второго цифроаналогового преобразовател  62 и сдвинутое по фазе на 90 напр жение генератора 57. Суммирование напр жений на входе усилител  64 1эсуществл етс  с помо1дью резисторов 67 и 68. Сдвиг синусоидального напр жени  на 90 осуществл етс  конденсатором 69. Синусоидальное напр жение на вход усилител  64 поступает через транзисторный ключ 70, управл емый блоком 16 Если иэ блока 16 поступает сигнал, соответствующий О,

то транзистор 70 запираетс  и на индикатор 18 поступают оба синусоидальных напр жени , образу  цифру нуль. Если сигнал соответствует 1, то транзистор 70 открыт и на горизонтальные пластины синусоидаль нов напр жение не поступает, а на экране второго индикатора 18 образуетс  цифра одино

Дп  синхронной работы блока 16 и блока 17 управление работой регисров 51 и 52 может осуществл тьс  сигналом, поступающим с выхода делител -формиров ател  58.

Блок 24 управлени  регистром сдвига (фиг,5) предназначен дл  возбуждени  в регистре 7 сдвига псевдослучайных кодов.

Работа блока 24 осуществл етс  следуюпшм образом.

По приходу сигнала начальной установки устройства по входу 33 происходит установка триггеров 72 74 в единичное состо ние. На выходе 34 устанавливаетс  уровень 1, а на выходе 35 - уровень О. При нажатии кнопки 75 триггер 72 сбрасываетс  и разрешает поступление со входа 31 сигналов от генератора 23 через элемент И 76 на выход 35 Одновременно с этим на J -вход триггера 73 выставл етс  О с пр мого выхода триггера 72. После прихода первого положительного перепада сигнала от генератора 23 по входу 31 триггер 73 сброситс  и на В -входе триггера 74 установитс  уровень О, После прихода второго положительного перепада от. генератора 23 сброситс  триггер 74, после чего на выходе 34 установитс  уровень О, Из сказанного следует , что уровень 1 находилс  на выходе 34 блока 24 (первый такт после момента запуска и сбросипс  по переднему фронту импульса от генратора 23 во втором такте. Указанна работа блока 24 обеспечит поступление 1 в сумматор 6 по модулю два течение первого такта, что в регистре 7 генерацию псевдослучайных кодов. Во врем  генерации с выхда 34.снимаетс  О. По окончании интервала времени записи информации в регистры 4 с выхода 47 на вход 32 блока 24 поступит положительный перепад, который переведет триггер

72 в состо ние 1. Вэтом случае уровень О запретит прохождение синхроимпульсов от генератора 23 на выход 35 блока 24 через элемент И 76, Этот момент времени соответствует концу генерации псевдослучай ных кодов в регистре 7 сдвига.

Устройство дл  контрол  многовыходных цифровых узлов работает в следующих режимах: установление факта наличи  неисправности нализ логических состо ний; исследование объекта с использованием внутреннего генератора псевдослучайных чисел; режим самоконтрол .

Информационные входы 25 каналов устройства подключаютс  к соответствующим контрольным точкам исследуемого многовыходного цифро вого узла, вход 26 подключаетс  к выходу сигналов синхронизации контролируемого узла. Входные компараторы 2 и 1 обеспечивают формирование нормированных импульсов из входных последовательностей и подачу их на входы сумматоров 3, регистров 4 через переключатели и на входы компаратора 9 кодов. Начальна  установка регистров 4 и 7, а также блока 24 осуществл етс  по сигналу, поступающему на вход 27 Режимы работы устройства опреде л ютс . переключател ми 11 и 22.

,В режиме установлени  факта наличи  неисправности переключатели 11 устанавливаютс  в верхнее положение о Переключатель 22 находит в верхнем положении, В этом случае сумматоры 3 и регистры 4 образуют группу генераторов псевдослучайных последовательностей по числу анализируемых каналов. Вход сумматора 6 соединен с выходом блока 5, синхронизаци  устройства осуществл етс  о внешних синхроимпульсов, поступающи по входу 26, вход 36 синхронизации регистра 7 соединен с входами синхрнизации регистров 4,

Входные двоичные последовательноти от контрольных точек исследуемог цифрового узла поступают на входы входных компараторов 2. С помощью потенциометра 19 раздел етс  уровень входных сигналов в соответстви с тем типом логических микросхем, которые используютс  в контролируемом узле. Нормированные по выходным

уровн м двоичные последовательности с выходов входных KoteapaTopoB 2 потупают на первые информационные входы сумматоров 3 и компаратора 9 кодов . Сумматоры 3 и регистры 4 с обратными св з ми через сумматоры образуют группу генераторов псевдослучайной последовательности по .числу контролируемых каналов, С помощью генераторов псевдослучайной пследовательности обеспечиваетс  сжатие исследуемых последовательностей и формирование сигнатур, характеризующих работу контролируемого узла по двоичным последовательност м в каждой точке. Дальнейшее сжатие информации дл  вычислени  контрольной сигнатуры дл  всех двоичных последовательностей каналов устройства обеспечиваетс  с помощью блока 5, сумматора 6 и регистра 7 с цеп ми обратных св зей через сумматор 6. Регистр 7 и сумматор 6 организуют генератор псевдослучайной последовательности дл  формировани  общей сигнатуры исследуемых двоичных наборов по йсем каналам. Полученна  сигнатура высвечиваетс  с помощью индикатора 8 и сравниваетс  с эталонным значением, зафиксированным в технической дбкументации на контролируемое изделиео Эталонные значени  сигнатур, измеренные на заведмо исправном образце контролируемого узла или вычисление на математической модели, могут быть записаны на логической схеме контролируемого узла или представлены в виде карты проверки. Сравнение сигнатур может производитьс  вручную техническим персоналом, производ щим контроль исследуемых даоичных последовательностей , или эталонна  сигнатура может, быть распа на на контролируемом блоке и тогда результатом сравнени   витс  единственный сигнал Годен- не годен.

Контролируемый цифровой узел признаетс  исправньт в случае совпадени  значений измеренной и эталонной сигнатур. В противном случае осуществл етс  поиск места неисправности по содержимому регистров 4 сдвига, установленных в каждом канале. Определение номера канала, содержащего неисправность, осуществл етс  по результатам сравнени  сигнатур, сформированных с генераторов псевдослучайной тоследовательности, образованных регистрами 4 и .сумматорами 3, с эталонными сигнатурами дл  каждого канала.Высвечивание сигнатур дл  каждого канала осуществл етс  с помощью индикатора 18, входы соторого

через блоки 17 и 16 подключаютс  к выходам регистров 4, установленных в каждом канале В качестве индикатора 18 может быть применен электроннолучевой индикатор, как прин то в

логических анализаторах В этом случае на экране электроннолучевой трубки будут воспроизведены в двойчном коде одновременно сигнатуры по всем каналам.

Запуск генераторов псевдослучайной последовательности в предлагаемом устройстве предусматриваетс  по контрольному коду, характеризующему начальное состо ние контролируемого

цифрового узла. Контрольный код запуска устройства устанавливаетс  с помощью переключателей 10„ Момент совпадени  запускающего слова, посту пающего с выходов входных компараторов 2, с контрольным кодом определ етс  с помощью компаратора 9 кодов. Запускающее слово - это комбинаци  нулей и единиц, установленных с помощью переключателей 10. При приходе запускающего слова компаратор 9 выдает сигнал на блок 12 запуска, который включает делитель 13 и счетчик 14о Делитель 13, коэффициент делени  которого выбираетс  в зависимости от числа разр дов регистров 4, используетс  дл  определени  циклов заполнени  регистров 4. В предлагаемом устройстве в качества блока 12 запуска может быть использован

триггер 48 с начальной установкой в состо ние О (фиг,2)„ Выходной сигнал блока 12 запрещает работу счетчика 14 цифровой задержки и через делитель 13 не разрешает

постуйление тактовых импульсов с входа 26 через элемент И 15 на вход 36 регистров 4 и 7„ При срабатьша- НИИ компаратора 9 его выходной сигнал перебрасывает триггер 48 в

противоположное состо ние, разреша  работу делител  13 и счетчика 14, и через делитель 13 открьшает элемент И 15 дл  прохождени  тактовых импульсов на входы 36 синхронизации регистров 4 и 7. При выключенной цифровой задержке делитель 13 сразу же. включаетс  по моменту срабатывани  блока 12,обеспечива  деление тактовьк импульсов на число, кратное количеству разр дов регистра 4 и 7. Когда, делитель 13 заполнитс , он выдает, сигнал запрета на элемент И 15, прекраща  поступление тактовых импульсов на регистры 4 и 7.

При включении цифровой задержки работа происходит следующим образом.

После прихода запускающего слова с компаратора 9 поступает разрешение на счетчик 14. При этом запрещаетс  работа делител  13 и на элемент И 15 выдаетс  сигнал запрета. После заполнени  счетчика 14 вырабатываетс  сигнал, разрешающий работу делител  13, и снимаетс  сигнал запрета с элемента И 15, заверша  формирование сигнатур на регистрах 4 и 7 В этом случае в регистры 4 и 7 поступ т данные отсто щие от момента запуска на число тактовых импульсов., определ емых цифровой за цержкойо

После определени  номера канала с неисправност ми по результатам сравнени  с эталонными сигнатурами каналов уточнение места ошибки во времени в двоичной последовательности входных сигналов осуществл етс  в режиме анализа логических состо - НИИ. В этом случае переключатели 11 устанавливаютс  в нижнее положение, разрьша  цепи обратных св зей генераторов псевдослучайных последовательностей , и регистры 4 используютс  в качестве элементов пам ти с последовательным продвижением информации без сжати , т.е. устройство используетс  как обычньй логический анализатор . В режиме анализа логических состо ний контролируемые последова тельности через входные компараторы 2 -поступают на входы регистров 4, вьшолн ющих роль элементов пам ти каналов, и на входы компаратора 9. За поминание входных последовательностей в каждом канале осуществл етс  регистрами 4 каналов при наличии тактовых импульсов на входах 36, поступающих через элемент И 15 с входа 26„ Выбор участка контролируемых последовательностей дл  детального анализа осуществл етс 

путем задани  запускающего слова на переключател х 10, а также значени  цифровой задержки на счетчике 14. В режиме анализа логических состо ний работа блока 17 осуществл етс , как и дл  режима установлени  факта наличи  неисправности. Выходна  информаци , представленна  на экране индикатора 18 в виде О и 1, сравниваетс  с таблицей истиности дл  эталоннойпоследовательности контролируемого узла.

Режим исследовани  объекта с помощью внутреннего генератора псевдослучайных последовательностей может быть использован как. при сн тии сигнатур с объектадиагностики так и при фиксировании самих ответных реакций. В данном режиме переключатель 22 должен находитьс , в нижнем положении. При этом вход сумматора 6 оказываетс  соединенным с выходом 34 блока 24, синхронизаци  устройства будет осуществл тьс  от генератора 23, вход 36 синхронизации регистра 7 окажетс  соединенным с выходом 35 блока 24.

При нажатии кнопки 75 на вход 36 синхронизации регистра 7 начнут поступать с генератора 23 через блок 24 импульсы синхронизации. С выхода 34 блока 24 в первом такте после подачи сигнагГа запуска с кнопки 75 иа вход сумматора 6 поступит 1, котора  запишетс  в первый разр д регистра 7 о Во втором и последующем тактах на входе сумматора 6 будет установлен уровень О с выхода 34 блока 24. Запущенна  в регистр 7 едииица обеспечит за счет обратных св зей регистра 7 с сумматором 6 генераций) псевдослучайных последовательностей в регистре 7. Выходы параллельного кода регистра 7 поступают на выходные усилители 21, где усиливаютс , и с выходов 29 поступают в контролируемый цифровой узел. Выход генератора 23 через переключатель 22 поступает на вход выходного усилител  20, выход которого подаетс  на контролируемый цифровой узел в качестве внешней синхронизации.

.Анализ ответных реакций исследуемого узла будет фиксироватьс  на регистрах 4. Если в этом режиме переключатель 11 будет находитьс  в

верхнем положении, то на регист pax 4 будут сформированы сигнатуры ответных реакций, если в нижнем сами ответные реакции.

Запуск регистров 4 осуществл етс  по контрольному коду (как и в двух указанных вьше режимах.

По окончании записи информации в регистры 4 с выхода 47 делител  13 на вход 32 блока .24 поступит сигнал окончани  генерации, который запрети поступление синхроимпульсов с выхода 35 блока 24 через переключатель 22 на вход 36 синхронизации регистра 7,, Это запретит генерацию псевдослучайных последовательностей в регистре 7. На индикаторе 8 будет индицироватьс  код информации регистра 7 , соответствующий моменту окончани  записи в .регистры 4. Сравнива этот остаточный код с кодом, подученным в результате контрол  заведомо исправного узла можно сделать следующие вьшоды. Если коды совпали то можно сказать что запуск и останов устройства дл  контрол  многовыходных цифровых узлов произошли в нужные моменты времени. О правильное ти работы исследуемого узла можно судить по результатам сравнени , сигнатур каналов устройства контрол  с эталонными. Если же остаточный код регистра 7 не совпал с контрольным , можно с уверенностью сказать , что неисправен либо контролируемый узел, либо само устройство дл  контрол . Сигнатуры каналов в данном случае не будут совпадать с эталонными.

Если данна  ситуаци  ставит под сомнение правильность работы устройства контрол , необходимо осуществить его самоконтроль. Переход в этот режим аналогичен переходу в режим исследовани  объекта с помощью внутреннего генератора псевдослучайных последовательностей. Отличие состоит в том, что выходы 29 псевдослучайных последовательностей соедин ютс  с соответствующими входами 25 информации устройства. В этом режиме удобнее производить контроль устройства по сигнатурам в регистрах 4 и остаточному коду регистра 7. Запуск устройства происходит аналогично режиму исследовани  объекта с помощью псевдослучайных кодов. Сранение сигнатур каналов и остаточного кода с эталонными значени ми, записанными в техническом описании устройства, позвол ет устанрвить исправно ли устройство дл  контрол  многовыходных цифровых узлов.

Таким образом, убедившись в испра ности устройства дл  контрол  многовыходных цифровых узлов в режиме самоконтрол , контроль временных диаграмм и поиск неисправностей в контролируемых цифровых узлах представл етс  следующей последовательностью действий.

Т. При работе внешнего генератора тестов:

а)установление факта наличи  неисправности в контролируемом узле с помощью блока 5 свертки по модулю два, генератора всевдослучайных кодов и индикатора 8;

б)обнаружение места неисправности в канале (номер каналаj с помощью параллельно работакщих генераторов псевдослучайных кодов и индикатора 18;

в)обнаружение места неисправности во времени путем использовани  режима анализа логических состо ний.

П. При работе от внутреннего генератора псевдослучайных -последовательностей о Контроль производитс  аналогично п.1 за исключением пункта а, который может быть произведен частично по остаточному коду в регистре 7 сдвига с помо1цью индикатора 8.

Таким образом, предлагаемое устройство обеспечивает расширение класса решаемых задач за счет возможности контрол  цифровых узлов, не имеющих собственных генераторов. Кроме того, устройство предоставл ет воз южность контрол  путем подачи псевдослучайных последовательностей на контролируемое устройство, а также возможность самоконтрол  тестерного оборудовани .

JL

иг.1

53

5k

50

д

5tf

51

50

г

С

51

5

50

iPr

56

55

51

50

az.J

77

32

га .t

Л

9

71

73

Claims (1)

1. ,(5^) УСТРОЙСТВО ДНЯ КОНТРОЛЯ МНОГОВЫХОДНЫХ ЦИФРОВЫХ УЗЛОВ, содержащее входной компаратор,. Группу входных компараторов, группу сумматоров по модулю два, группу регистров сдвига, блок свертки по модулю два, сумматор по модулю два, регистр сдвига, первый индикатор, компаратор кодов, первую группу переключателей, вторую группу переключателей, блок запуска, делитель частоты, счетчик цифровой задержки, элемент И, блок выборки, блок преобразования информации для индикации, второй индикатор и потенциометр установки уровня, причем первые входы входных компараторов группы и входного компаратора подключены к выходу потенциометра установки уровня, вторые входы входных компараторов группы являются группой' информационных входов устройства, выходы входных компараторов группы соединены с первой группой входов компаратора кодов и первыми информационными входами сумматоров по модулю два группы, выходы которых подключены к группе входов блока свертки по модулю два, группа информационных входов сумматора по модулю два подключена к группе выходов регистра сдвига, информационным входом подключенного к выходу сумматора по модулю два, группа выходов регистра сдвига соединена с группой входов первого индикатора, вторая группа входов компаратора кодов соединена с выходами переключателей первой группы, выход компаратора кодов соединен с входом блока запуска, первый выход которого соединен с управляющими входами делителя частоты и счетчика цифровой задержки, а второй выход - с входами сброса счетчика цифровой задержки и делителя частоты, тактовый вход которого соединен с выходом счетчика цифровой задержки, а выход - с первым входом элемента И, выход которого соединен с входами синхронизации регистров сдвига группы, второй вход входного компаратора соединен с входом внешней синхронизации устройства, выходы регистров сдвига группы соединены с вторыми информационными входами соответствующих сумматоров по модулю два группы, выходы параллельного кода регистров сдвига группы соединены с группой входов блока выборки, выход которого подключен через блок преобразования информации для индикации к входам второго индикатора, первые входы переключателей второй группы соединены с выходами сумматоров по модулю два группы _f вторые входы - с Выходами входных компараторов группы, а выходы - с информационными входами регистров

   SU ...1176333 сдвига группы, вход начальной установки устройства соединен с входами начальной установки регистров сдвига группы и регистра сдвига, отличающееся тем, что, с целью расширения класса решаемых задач устройства за счет обеспечения возможности контроля цифровых узлов путем формирования в устройстве псевдослучайных последовательностей, в него введены блок управления регистром сдвига, генератор импульсов, переключатель режимов регистра сдвига, группа выходных усилителей и выходной усилитель, причем группа выходов регистра сдвига подключена к входам выходных усилителей группы, выходы которых соединены с группой входов контролируемого узла, первая группа входов переключателя режимов регистра сдвига подключена к выходам блока свертки по модулю два, входного компаратора и выходу элемента И, вторая группа входов - к первому и второму выходам блока управления регистром сдвига и выходу генератора импульсов, а группа выходов - к информационному входу сумматора по модулю два, входу выходного усилителя, второму входу элемента И, тактовому входу счетчика цифровой задержки и зходу.синхронизации регистра сдвига, выход выходного усилителя является выходом внешней синхронизации устройства, входы начальной установки и синхронизации и тактовый вход блока управления регистром сдвига ’ соединены соответственно с входом начальной установки устройства, вторым выходом делителя частоты и выходом генератора импульсов, причем блок управления регистром сдвига содержит три триггера, элемент И и кнопку Пуск”, при этом входы установки триггеров соединены с входом начальной установки блока, информационные входы первого, второго и третьего триггеров подключены к шине логической единицы и прямым выходам первого и второго, триггеров соответственно, синхровходы второго и третьего триггеров соединены с тактовым входом блока и первым входом элемента И, выход и второй вход которого соединены соответственно с первым выходом блока и инверсным выходом первого триггера, вход сброса которого подключен к выходу кнопки Пуск, а синхровход является входом синхронизации блока , прямой выход третьего триггера является вторым выходом блока.