SU978154A1 - Устройство дл контрол цифровых узлов - Google Patents

Description

(54) УСТРОПСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ

1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  проверки исправности цифровых устройств и обнаружени  неисправных цифровых узлов и микросхем в них.

Известно устройство контрол -и диагностики/ состо щее из генератора стимулирующих сигналов, конструктивно встроенного в контролируемое уст- . ройство, и сигнатурного анализатора, включаихцего формирователь интервалов измерени  и последовательно соединенные регистр сдвига с обратными св з ми и блок индикации, при этом тактирующий вход и вход установки регистра сдвига с обратными св з ми соединены с выходами формировател  интервалов измерени , входы запуска , останова и тактирующий вход которого подключены к соответствующим рыходам контролируемого устройства . Сигнатурный анализатор преобразует длинные последовательности двоичных сигналовj существующие на выходах контролируемого устройства, цифрого узла и микросхемы, в короткие ключевые коды, называемые сигнатурами С13.

Недостаток этого устройства низкое быстродействие.

Известно устройство дл  контрол  цифровых узлов, содержащее генера- тор тестов, генератор синхросигналов, логический анализатор, комг тутатор, блок управлени  глубиной анализа. Это устройство позвол ет выбрать глубину анализа, т.е. осуществить

10 проверку на заданное число тактов. Преобразование двоичных последовательностей в сигнатуры осуществл ет регистр сдвига с обратньдми св з ми. Обрабатываема  двоична  последова15 тельность суммируетс  по модулю два с разр дами, поступающими по цепи обратной св зи регистра сдвига, который синхронизируетс  теми же тактирующими сигналами,что и обра20 батываема  двоична  последовательность . Входные последовательностимогут быть любой длины, но в конце обработки (в конце интервала измерени ) анализируетс  только код, оста25 ющийс  в регистре.

Поиск неисправного цифрового узла или неисправной микросхемы в нем осуществл етс  следующим образом.

На выбранные входы провер емого

30 устройства от генератора стимулирующих сигналов поступают счютветствующие сигналы, при этом на всех выходах цифровых узлов и микросхем формируют с  вполне определенные последоват тельности двоичных сигналов. В соответствии с алгоритмом поиска неиспра ного цифрового узла в точках,  вл ющихс  выходами цифровых узлов, с помощью сигнатурного анализатора изме-г р ют последовательно сигнатуры и сравнивают их с эталрнными значени м сигнатур провер емых узлов. Если хот  бы одна измеренна  сигнатура ,отличаетс  от эталонной, то дл  поиска неисправной микросхемы в цифровом узле с помощью сигнатурного анализатора аналогично последовательно измер ют сигнатуры на всех выводах предполагаемой неисправной микросхемы и сравнивают их с эталонными значени ми сигнатур провер емых микросхем . Если измеренные на выводах мик росхемы сигнатуры совпадают с эталон ными значени ми сигнатур, то принимаетс  решение об исправности микросхемы . Если значени  измеренных сигнатур на отдельных выходах микросхемы не совпадают с эталонными их значени ми , а значени  измеренных сигна тур на входах микросхемы - совпадают , то принимаетс  решение о неиспра ности микросхемы. Если же не совпада ют с эталонными сигнатуры на входах микросхемы, то поиск неисправной микросхемы продолжаетс  на микросхемах с которых поступают сигналы на входы проверенной ранее микросхемы, на которых не совпадали измеренные сигнатуры с эталонными 2. Недостатком известного устройства  вл етс  малое быстродействие при контроле и поиске неисправности. Действительно, чтобы сделать заключение об исправности цифрового узла или микросхемы, оператору необходимо вручную сн ть и сравнить с эталонными значени ми столько сигнатур , сколько выводов имеет цифрово узел или микросхема. При этом в процессе поиска неисправности цифрового узла или неисправной микросхемы приходитс  провер ть большое количество исправных узлов или микросхем, что св зано с большими затратами времени. Цель изобретени  - повышение быстродействи . Поставленна  цель достигаетс  тем что в устройство дл  контрол  цифровых узлов, содержащее генератор тестов , сигнатурный анализатор, первый элемент И, первый триггер, причем выходы генератора тестов соединены соответственно со входами провер емого узла, введен мультиплексор, блок управлени  мультиплексором, бло переключени  сигналов синхронизации, второй триггер, второй и третий элементы И, элемент ИЛИ, причем rpyiina выходов сигналов останова провер емого узла соединена соответств ;нно с группой входов останова, блока переключени  сигналов синхронизации, группа тактовых входов которого соединена соответственно с группой тактирующих выходов провер емого узла, группа выходов сигналов запуска которого соединена соответственно с группой входов запуска блока переключени  сигналов синхронизации, группа управл ющих входов которого соединена соответственно с группой информационных выходов блока управлени  мультиплексо ом и соответственно с управл ющими входами мультиплексора, перва  группа информационных входов которого соединена соответственно с первой группой выходов провер емого узла , дополнительный тактирующий выход которого соединен с синхровходом генератора тестов, втора  группа выходов провер емого узла соединена соответственно со второй группой информационных входов мультиплексора, выход которого соединен с информационным входом сигнатурного анализатора, синхровход которого соединен с первым выходом блока переключени  сигналов синхронизации, второй выход которого соединен со входом останова сигнатурного анализатора, первый управл ющий вход которого соединен с выходом второго элемента И, первый вход которого соединен с третьим выходом блока переключени  сигналов синхронизации, первый выход сигнатурного анализатора соединен с управл ющим входом блока управлени - мультиплексором , установочный вход которого соединен с установочным входом сигнатурного анализатора, с первым входом элемента ИЛИ и  вл етс  установочным входом устройства, вход шагового режима которого соединен с первым входом третьего элемента И, выход которого соединен со вторым входом элемента ИЛИ, третий вход которого соединен с управл ющим выходом блока управлени  мультиплексором, выход элемента ИЛИ соединен с нулевым входом второго триггера, единичный вход которого соединен с нулевым входом первого триггера и  вл етс  входом режима ПУСК устройства, второй выход сигнатурного анализатора соединен с единичным входом первого триггера, пр мой выход которого соединен со вторым входом третьего элемента И, инверсный выход первого триггера соединен со вторым управл ющим входом сигнатурного анализатора, пр мой выход второго триггера соединен со вторым входом второго элемента и. Причем блок управлени  мультиплексором содержит два переключател , счетчик, узел сравнени , причем управл ющий вход блока соединен со счетным входом счетчика, установочный вход которого соединен с установочным входом блока, управл ющий выход которого соединен с выходом узла сравнени / перва  группа входов которого соединена соответственно с выходами первого переключател , втора  группа входов узла сравнени  соединена соответственно с выходами счетчика и  вл етс  группой информационных выходов блока, информационные входы счетчика соединены с выходами второго переключател .

Кроме того, блок переключени  сигналов синхронизации содержит три мультиплексора, причем группа тактовых входов блока соединена соответственно с группой информационных входов первого мультиплексора, группа управл ющих входов которого соединена соответственно с группой управл ющих входов второго и третьего мультиплексоров и  вл етс  группой управл ющих входов блока, группа останова блока соединена соответственно с группой информационных входов второго мультиплексора; выход которого  вл етс  вторым выходом блока, первый выход которого соединен с выходом первого мультиплексора; группа входов запуска блока соединена соответственно с группой информационных входов третьего мультиплексора , выход которого  вл етс  третьим выходом блока.

На фиг.1 представлена структурна  схема устройства;.на фиг.2 приведены примеры временных диаграмм контролируемых сигналов и соответствующих им сигналов синхронизации устройства; на фиг.З представлена функциональна  схема блока переключени  сигналов синхронизации,- на фиг.4 - функциональна  схема узла формировани  интервалов измерени ; на фиг.5 приведены временные диаграммы работы схемы узла формировани  интервалов измерени .

Устройство содержит (фиг.1) провер емый узел 1, генератор 2 тестой Мультиплексор 3, блок 4 переклчени  сигналов синхронизации, узел 5 формировани  интервалов измерени , регистр б сдвига с обратными . св з ми, блок 7 индикации, элемент И 8, элемент И 9, триггеры 10 и 11, элемент И 12, счетчик 13, переключатель 14, узел 15 сравнени , переключатель 16, элемент ИЛИ 17, сигнатурный анализатор 18, блок 19 управлени  мультиплексором, предлагаемое устройство 20, группу 21 тактовых входов блока переключени  сигналов синхронизации, группу 22 входов остнова блока переключени  сигналов синхронизации, группу 23 входов запуска блока переключени  сигналов синхронизации, информационный вход 24 сигнатурного анализатора, синхровход 25 сигнатурного анализатора, вход 26 останова сигнатурного анализатора , первый управл ющий вход

27сигнатурного анализатора, установочный вход 28 сигнатурного анализатора , второй управл ющий вход

28сигнатурного анализатора, второй вход 29 сигнатурного анализа0 тора, управл ющий вход 30 блока управлени  мультиплексором, управл ющий выход 31 блока управлени  мультиплексором .

Устройство фиг.2) содержит также

5 первый контролируемый сигнал 32, сигнал 33 запуска первого контролируемого сигнала, сигнал 34 останова первого контролируемого сигнала, тактирующий сигнал 35 первого контро0 лируемого сигнала, второй контролируемый сигнал 36, сигнал 37 запуска второго контролируемого сигнала, сигнал 38 останова второго контролируемого сигнала, тактирующий сигнал 39 вто5 рого контролируемого сигнала, третий контролируемый сигнал 40, сигнал 41 запуска третьего контролируемого сигнала, сигнал 42 останова третьего контролируемого сигнала, тактирую0 щий сигнал 43 третьего контролируемого сигнала, составной сигнал 44, записываемый в регистр сдвига с обратными св з ми, тактирующий сигнал 45 регистра сдвига с обратными св з ми;

5 мультиплексоры 46-48 (фиг.З), элементы И 49, 50, триггер 51,-элементы И 52, 53, триггер 54, элемент И 55, первый вЕлход 56 узла формировани  интервалов времени, второй выход 57

0 узла формировани  интервалов времени, третий выход 58 узла формировани  интервалов времени, выход 59 элементов И 49, вьссод 60 элемента И 50, выходы 61, 62 триггера 51, выходы 63, 64 элементов И 52, 53 соответст

5 венно, выходы 65 и 66 триггера 54, вход 67 начальной установки узла.,, формировани  интервалов измерени , элемент ИЛИ 68 временные диаграммы69-73 соответствующих сигналов

0 ( фиг.5).

Устройство работает следующим образом .

На заранее заданные входы контролируемого узла 1 поступают стимули5 рующие сигналы от генератора 2 тестов, при этом указанные сигналы подаютс  только на те контакты контролируемого узла 1, которые без подачи последних наход тс  в статическом сос0 то нии. Дл  обеспечени  синхронности стимулирующих сигналов с остальными сигналами, формируемыми контролируе мым узлом 1, из последнего в генератор 2 тестов поступает опорный синх5 ронизирующий сигнсш. При этом со

всех провер емых выходов контролируемого узла 1 и выходов микросхем выдаютс  вполне определенные двоичные последовательности.

Дл  проверки исправности(всего контролируемого узла 1 первые п входов группы входов)мультиплексора 3 подключены к п контролируемым выходам . Команду ШАГ не подают. Переключателем 14 начального адреса устанавливают номер первого провер емого выхода контролируемого узла 1, а переключателем 16 выбора конечного адреса устанавливают номер п-го (последнего) провер емого выхода. Затем кратковременно подают команду НАЧАЛЬНАЯ УСТАНОВКА, котора  проходит через элемент ИЛИ 17 и устанавливает триггер 11 в нулевое состо ние при этом закрываетс  элемент И 9, и запрещает поступление импульсов запуска на вход 27.-запуска узла 5 формировани  интервалов измерени . Вышеуказанна  команда поступает также на вход 28 установки узла 5 формировани  интервалов измерени  и в бло 19 управлени  мультиплексором. Поступив на узел 5 формировани  интервало измерени , сигнал начальной установк устанавливает его в состо ние ожидани  импульса запуска. В этом состо нии в формирователь разрешаетс  прием импульсов на вход 27 запуска и блокируетс  прием на вход 26 останова .

Поступив в блок 19 управлени  мультиплексором, команда начальной установки своим задним фронтом записывает в счетчик 13 нулевой код, поступающий из переключател  14 выбора начального адреса и соответствующий коду номера первого контролируемого выхода, при этом на выходе узла 15 сравнени  сигнал отсутствует , а на информационные выходы блока 19 управлени  мультиплексором выдаетс  нулевой адрес, благодар  чему в мультиплексоре 3 открыт первый канал, а -к тактирующему входу 25, входам 26,27 останова и запуска узла 5 формировани  интервалов измерени  подключаютс  соответствующие сигналы, относ щиес  к сигналу на первом провер емом выходе контролируемого устройства 1 (фиг.2, диаграммы 33-35).

Запуск сигнатурного анализатора 18 осуществл етс  кратковременной подачей команды ПУСК, котора  устанавливает триггер 11 в единичное состо ние и тем самым открывает элемент И 9 дл  прохождени  импульсов запуска на вход 27 узла 5 формировани  интервалов измерени . Команда ПУСК устанавливает такжэ триггер 10 в нулевое состо ние,, при этом открываетс  элемент И 8. Первый шлпульс запуска -проходит через

открытый элемент И 9 на вход 27 запуска узла 5 формировани  интерзало; измерени , при этом последний вырабатывает импульс установки, а после окончани  импульсов запуска Св момент его спада) переходит в состо ние измерени .

Импульс установки, пройд  через открытый элемент И 8, поступает на вход 29 регистра б сдвига с обратными св з ми и устанавливает его в исходное состо ние. Кроме того, с выхода элемента И 8 импульс установки поступает на вход установки триггера 10 и своим задним фронтом устанавливает его в единичное состо ние; ПЕ этом закрываетс  элемент И 8, запреща  прохождение последующих импульсов установки в регистр 6 сдвига с обратными св з ми.

В состо нии измерени  в узле 5 формировани  интервалов измерени  блокируетс  воздействие импульсов, поступающих на вход 27 запуска, и разрешаетс  воздействие (прием) импульсов , поступающих на вход 26 останова .

В состо нии измерени  узел 5 формировани  интервалов измерени  вырабатывает временной строб измерени  контролируемого сигнала, разролающий прохождение тактирующих импульсов в регистр 6 сдвига с обратными св з ми . Упом нутый строб поступает также на счетный вход 30 19 управлени  мультиплексором.

Тактирующие импульсы записывают в регистр 6 сдвига с обратными св з ми первый провер емый сигнал (фиг.2, диагрг1Ммы 32). В конце периода формировани  первого провер емого сигнала на вход 26 останова узл 5 формировани  интервалов измерени  поступает импульс останова, относ щийс  к первому провер емому сигналу После окончани  импульса останова упм нутый узел переходит в состо ние ожидани  импульса запуска, при этом прекращаетс  формирование строба измерени , в св зи с чем запрещаетс  прохождение тактирующих импульсов в регистр 6 сдвига с обратными св з ми . Кроме того, упом нутый строб своим задним фронтом переключает счетчик 13 в следующее состо ние, когда на адресных выходах блока 19 управлени  мультиплексором устанавливаетс  код номера следующего контролируемого выхода (второго); при этом в мультиплексоре 3 закрываетс  первый , канал и открываетс  второй, а блок 4 переключени  сигналов синхронизации подключает ко входу 27 запуска , тактирующему входу 25 и входу останова 26 сигнатурного анализатора 18 соответствующие сигналы, относ щиес  к сигналу на втором провер еMOM выходе контролируемого устройства I(фиг, 2, диаграммы 37-39). Так как триггер 11 остаетс  в единичном состо нии и, следовательно, схема И 9 остаетс  открытой, то после поступлени  импульса запуска, отно с щегос  к сигналу на втором провер емом выходе, на вход 27 формировате л  5 интервалов измерени  последний снова переходит в состо ние измерени  Так как элемент И 8 после прохождени  первого импульса установки закрыл с , то второй импульс установки, кото рый вырабатываетс  после прихода импульса запуска, относ щегос  к сиг .налу на втором провер емом выходе, в регистр 6 сдвига с обратными св з ми не пройдет, и состо ние последнего перед измерением сигнала, выдаваемого со второго провер емого выхода, будет то же, что и после измерени  сигнала на первом провер мом виходе. Сигнал со второго провер емого выхода записываетс  в регистр 6 сдвига с обратными св з ми, соответствукмцими ему тактирующими импульсами (фиг.2, диаграмма 39). После прихода импульса останова, относ щегос  к сигналу на втором провер емом выходе контролируемого узла 1 (фиг.2,диаграмма 38),узел 5 формировани  интервалов измерени  снова переходит в состо ние ожидани  импульса запуска, при этом заканчиваетс  измерение второго сигнала, а устройство подготавливаетс  к измерению сигнала, выдаваемого с третьего провер емого выхола контролируемого устройства 1. Аналогично осугаествл етс  измеоение сигналов на остальных провер емых выходах контролируемого устройства 1. После измерени  сигнала на послед нем, п-ом выходе контролируемого устройства 1 счетчик 13 .переключаетс  в состо ние, когда на его адресны выходах по вл етс  код, равный коду, установленному переключателем 16 выбора конечного адреса/ при этом на выходе узла 15 сравнени  по вл етс  сигнал, который проходит через элемент ИЛИ 17 на вход сброса триггера IIи устанавливает его в нулевое сос то ние. В этом случае закрываетс  эл мент И 9, КОТОРЫЙ запрещает поступле ние ИМПУЛЬСОВ запуска на вход 27 узл 5 формировани  интервалов измерени . На этом процесс измерени  сигналов,выдаваемых спровер емых выходов контрол руемого узла 1, заканчиваетс .Полученный после измерени  всех этих сигналов код состо ни  регистра 6 сдвига с обратными св з ми преобразуетс  в блоке 7 индикации в К-разр дное шест надцатиричное число, которое называе с  сигнатурой и индицируетс  на свет вом табло. По совпадению полученной сигнатуры с эталонным ее значением делаетс  заключение об исправности контролируемого узла 1. Таким образом, в процессе nfJ Bepки контролируемого узла все п провер емых сигналов, существующих на его выходах и период следовани  каждого из которых равен Т, преобразуютс  в один составной сигнал с периодом следовани  Т: представл ющий собой последовательно расположенные во времени п исходных сигналов, существующих на провер емых выходс1Х (фиг.2, диаграмма 44). Измеренна  сигнатура этого сигнала характеризует исправность (неисправность) всего провер емого устройства, причем договоренность обнаружени  ошибки определ етс  количеством разр дов m регистра 6 сдвига с обратными св з ми и будет не менее величины . Дл  измерени  сигнатуры выбранных сигналов переключателем 14 выбора начального адреса устанавливают номер первого сигнала в группе сигналов относ щихс  к данному провер емому цифровому узлу, а переключателем 16 выбора конечного ащреса - номер последнего в группе сигналов, относ щихс  в этому провер емому узлу. Затем кратковременно подаетс  команда начальной установки, котора  аналогично описанному выше устанавливает устройство в исходное состо ние; при Э1ом код номера первого сигнала в данной группе записываетс  в счетчик 13, и мультиплексор 3 подключит на информационный вход 24 сигнатурного анализатора 18 первый в группе сигнал провер емого цифрового узла, а блок 4 переключени  сигналов синхронизации подключит сигналы запуска, останова и тактирующий сигнал, относ щиес  к первому в данной группе сигналу , к соответствующим входам узла формировани  интервала измерени . После подачи команды ПУСК происходит измерение сигнатуры составного сигнала цифрового узла, аналогично измерению сигнатуры всего контролируемого узла, описанному выше. Дл  отыскани  неисправной микросхемы в неисправном цифровом узле сначала определ ют выходы контролируемого узла, на которых неправильно формируютс  сигналы. Дл  этого, не измен   начально1 о и конечного адресов , установленных в схемах выбора начального и конечного адресов и относ5пдихс  к неисправному цифровому узлу, включают команду ШАГ и тем самым перевод т устройство в пошаговый режим работы, после чего последовательно измер ют сигнатуры сиг- .

налов на выходах неисправного цифрового узла.

Команда ШАГ открывает элемент И 12 дл  прохождени  сигнала с пр мого выхода триггера 10 на вход сброса триггера 11. После команды ШАГ подаетс  команда.НАЧАЛЬНАЯ УСТАНОВ КА, котора  устанавливает триггер 11 в нулевое состо ние и тем самым закрывает элемент Н 9, запреща  прохождение импульсов на вход 27 запуска блока 5 формировани  интервалов измерени . Кроме того, эта 1 оманда устанавливает узел 5 формировани  интервалов измерени  в состо ние ожидани  импульсов запуска и записывает в счетчик 13 код номера первого в группе сигнала неисправного цифрового узла, установленного переключателем 14 выбора начального адреса; при этом к информационному входу 24 сигнатурного анализатора 18 через мультиплексор 3 подключаетс  первый в группе сигнал неисправного цифрового узла, а блок 4 переключени  сигналов синхронизации подключает сигналы запуска, останова и тактирукадий сигнал, относ щиес  к данному провер емому сигналу, на соответствующие входы узла 5 формировани  интервалов измерени , С подачей команды ПУСК аналогично описанному выше начнетс  измерение сигнатуры первого сигнала в данной группе . Импульс установки, который вырабатываетс  в узле формировани  интервалов , измерени  в .начале интервгша измерени , своим задним фронтом устанавливает триггер 10 в единичное состо ние: при этом перепад сигнала с пр мого выхода триггера 10 проходит через .открытый элемент И 12 и элемент ИЛИ 17 на вход сброса триггера 11, устанавливает его в нулевое состо ние и тем самым запрещает прохождение последующих импульсов запуска через элемент И 9 на вход 27 запуска формировател  5 интервалов измерени . После прихода импульса останова, относ щегос  к измер емому-- сигналу, узел 5 формировани  интервалов измерени  переходит в состо ние ожидани  следующего импульса запуска, при этом прекращаетс  запись измер емого сигнала в регистр б сдвига с обратными св з ми. Строб измерени  первого сигнала данной группы своим задним фронтом переключает счетчик 13 в следующее состо ние: при этом устройство контрол  и диагностики подготавливаетс  дл  измерени  сигнатуры второго сигнала в группе сигнсшов неисправного цифрового узла. Так как элемент И 9 закрыт , то импульс запуска, относ щийс  ко второму сигналу в данной группе не вызывает запуска сигнатурного анализатора; при этом состо ние регистра

б сдвига с обратными св з ми (сигнатура ) , полученное после измерени  в группе сигнала, высвечиваетс  йа цифровом индикаторе. Дл  измерени  сигнатуры второго сигнала в группе сигналов, относ щихс  к неисправному цифровому узлу, необходимо подать повторно команду ПУСК.

Таким образом, поочередно подава  команду ПУСК, можно последовательно измеритБ сигнатуры всех сигналов, существующих на выходах неисправного цифрового узла, и, сравнив их с эталонными значени ми сигнатур, зафиксировать выходы, на которых эти значени  не совпадают. Далее поиск неисправных микросхем начинают с микросхем , св занных с этими выходами цифрового узла. Дл  проверки микросхем в мультиплексоре 3 предусмотрена группа свободных входов (втора  группа ) с номерами от п +1 до г . Количество входов в этой группе равно количеству . выводов микросхемы, которое  вл етс  максимальным среди микросхем контролируемого устройства. Дл  обеспечени  измерени  всех сигналов на выводах любой микросхемы, расположенной в любом цифровом узле, с использованием единых сигналов запуска, останова и тактирующего сигнала, частота тактирующего сигнала, относ щегос  к упом нутой группе выводов с номерами от п +1 до г , равна максимальной частоте тактирован и  рабочих сигналов в контролируемом устройстве, а временной интервал между имйульсами запуска и останова равен максимальному периоду следовани  рабочих сигналов в контролируемом устройстве. Подключение этих сигналов ко входам 27, 26, 25 запуска, останова- и тактирующему входу соответственно узла 5 формировани  интервалов измерени  осуществл етс  блоком 4 переключени  сигналов синхронизации при подаче на его адресные входы любого из адресов, относ щихс  к номерам входов мультиплексора от п+1 до t.

Проверка микросхемы осуществл етс  следующим образом.

Claims (2)

1. Входы мультиплексора 3, начина  с (п+1)-го, подключаютс  к выводам провер емой микросхемы; при этом (.п+1)-и вход мультиплексора подключаетс  к первому выводу микросхемы, I (п +2)-и вход - ко второму выводу микросхемы и т.д. в нарастающем пор дке . Затем .выключают команду ШАГ а в схемах выбора начального и конечного адресов устанавливают номера (.п+1) и () соответственно, где Sколичество выводов провер емой микросхемы . После этого последовательно подают команды НАЧАЛЬНАЯ УСТАНОВКА и ПУСК при этом устройство измер ет сигнатуру составного сигнала, образованного сигналами, существующими выводах провер емой микросхемы. Есл измеренна  сигнатура совпадает с эт лонным ее значением, то принимаетс  решение об исправности микросхемы. В противном случае переход т в поша говый режим работы и провер ют сигн туры на входах микросхемы. Если все они совпадают с эталонными их значе ни ми, то делаетс  заключение о неисправности провер емой микросхемы. Если сигнатуры на отдельных входах провер емой микросхемы не совпадают с эталонными их значени ми, то продолжают поиск неисправной микросхемы , двига сь от входов провер емой микросхемы, на которых обнаружено несовпадение измеренной и эталонной сигнатур. Таким образом, во всех режимах работы устройства блок 4 переключени  сигналов синхронизации осущес вл ет подключение ко входа; узла 5 формировани  требуемого сигнала запуска, останова и тактирующего сигнала, относ щиес  к тому контролируемому сигналу, который в данный момент подключен к информационному входу сигнатурного анализатора Выбор требуемых сигналов синхрон зации определ етс  кодом адреса, поступающим из блока 19 управлени  мультиплексором. Дл  подачи сигнало синхронизации группы входов запуска останова и тактирующих входов блока 4 переключени  сигналов синхронизации подключены к контролируемому узлу 1. Количество сигналов запуска и останова cj, определ етс  количеством групп контролируемых сигналов, имеющих различный период следовани . Количество тактирующих сигналов р определ етс  количеством групп контролируемых сигналов, сфор мированных на базе различных тактирующих сигналов. Формула изобретени  1 .Устройство дл  контрол  цифровых узлов, содержаццее генератор тестов, сигнатурный анализатор, первый элемент И, первый триггер,причем выводы генератора тестов соединены соответственно с входами провер емого узла, отличающеес  тем что, с целью увеличени  быстродейст ви , в него введены мультиплексор блок управлени  мультиплексором, блок переключени  сигналов синхронизации , второй триггер, второй и третий элементы И, элемент ИЛИ, при чем группа выходов сигналов останова провер емого узла соединена соответственно с группой входов останова блока переключени  сигналов синхронизации, группа тактовых входов которого соединена соотвотстнснно с группой тактирую1дих виходол провер емого узла, группа выходов сигналов запуска которого соединена соответственно с группой входов за-пуска блока переключени  сигналов синхронизации, группа управл ющих входов которого соединена соответственно с группой информационных BUJCOдов блока управлени  мультиплексором и соответственно с управл ющими входами мультиплексора, перва  группа информационных входов которого соединена соответственно с первой группой выходов провер емого узла, дополнительный тактирующий выход которого соединен с синхровходом генератора тестов, втора  группа выходов провер емого узла соединена соответственно с второй группой информационных входов мультиплексора, выход которого соединен с информационным входом сигнатурного анализатора, синхровход которого соединен с первым выходом блокапереключени  сигналов синхронизации , второй выход которого соединен с входом останова сигнатурного анализатора , первый управл ющий вход которого соединен с выходом второго элемента И, первый вход которого соединен с третьим выходом блока переключени  сигналов синхронизации, первый выход сигнатурного анализатора соединен с управл ющим входом блока управлени  мультиплексором, установочный вход которого соединен с установочным входом сигнатурного анализатора, с первым входом элемента ИЛИ и  вл етс  установочным входом устройства, вход шагового режима которого соединен с . первым входом третьего элемента И, выход которого св зан с вторым входом элемента ИЛИ, третий вход которого соединен с управл ющим выходом блока управлени  мультиплексором, выход элемента ИЛИ соединен с нулевым входом второго триггера, единичный вход которого соединен с нулевым входом первого триггера и  вл етс  входом режима ПУСК устройства, второй выход сигнатурного анализатора соединен с единичным входом первого триггера, пр мой выход которого соединен с вторым входом третьего элемента и, инверсный выход первого триггера соединен с вторым управл ющим входом сигнатурного анализатора, пр лкой выход второго триггера соединен с вторым входом второго элемента И. 2. Устройство по П.1, отличающеес  тем, что блок управлени  мультиплексором содержит два переключател , счетчик, узел сравнени , причем управл ющий вход блока соединен со счетным входом счетчика, установочный вход которого соединен с установочным входом блока, управл ющий выход которого соединен с выходом узла сравнени , перва  Группа входов которого соединена соответ ственно с выходами первого переключател , втора  группа входов узла сравнени  соединена соответственно с выходами счетчика и  вл етс  группой информационных выходов блока, инфо1 1ационные входы счетчика соединены соответственно с выходами второ го переключател . 3. Устройство non.lv отличающеес  тем, что блок переключени  сигналов синхронизамии содержит три мультиплексора, причем группа тактовых входов блока соедииена соответственно с группой информационных входов первого мультиплексора , группа управл ющих входов кото рого соединена соответственно с группой управл ющих входов второго и третьего мультиплексоров, и  вл етс  группой управл ющих входов блока, группа входов останова блока соединена соответственно с группой информационных входов второго мультиплексора , выход которого  вл етс  вторым выходом блока, первый выход кото рого соединен с выходом первого мультиплексора , группа входов запуска блока соединена соответственно с группой информационных входов третьего мультиплексора, выход которого  вл етс  третьим выходом блока. Источники информации, прин тые во внимание при экспертизе 1. Электроника, 5, М. изд. 1977, с.23-33
2. 2. Авторское свидетельство СССР по за вке 2883456, кл. G 06 F.11/16, 1980 (прототип).

   Л., I I I I I I I I I I I I I I I ( I t I I М I 1 I { I I

   JL

   ± I I I I I I I I I I I I I I J

   39 40

   f1 42

   Ti-.

   fe

   Itti

   1 I I I I I I Ijjl I I I

   5

   (риг. 1

   l/agux.ffS

   ЛТ-Л ---П--П-Г1-П-TL 73(cfuxS8}

   7