SU1120338A1 - Устройство дл контрол цифровых узлов - Google Patents

Устройство дл контрол цифровых узлов Download PDF

Info

Publication number
SU1120338A1
SU1120338A1 SU833580872A SU3580872A SU1120338A1 SU 1120338 A1 SU1120338 A1 SU 1120338A1 SU 833580872 A SU833580872 A SU 833580872A SU 3580872 A SU3580872 A SU 3580872A SU 1120338 A1 SU1120338 A1 SU 1120338A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
multiplexer
signature
Prior art date
Application number
SU833580872A
Other languages
English (en)
Inventor
Григорий Львович Рубинштейн
Евгений Михайлович Репетюк
Original Assignee
Предприятие П/Я В-8117
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8117 filed Critical Предприятие П/Я В-8117
Priority to SU833580872A priority Critical patent/SU1120338A1/ru
Application granted granted Critical
Publication of SU1120338A1 publication Critical patent/SU1120338A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

УСТРОЙСТВО ДЛЯ К01|ТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее генератор тестов, мультиплексор, сигнатурный анализатор, блок управлени  мультиплексором , группа информационных выходов которого соединена с грулпой управл ющих входов мультиплексора и блока коммутации управл ющих сигналов , вход начальной установки устройства соединен с установочными входами сигнатурного анализатора и блока управлени  мультиплексором, информационный выход и синхровход генератора тестов соединены соответственно с входом и синхровыходом контролируемого узла, группа информационных вькодов которого соединена с группой информационных входов мультиплексора , выход которого соединен с информационньм входом сигнатурного анализатора, входы Пуск, Стоп и синхронизации которого через блок коммутации управл ющих сигналов соединены с соответствующими выходами контролируемого узла, элемент И, триггер, отличающеес  тем, что, с целью повышени  быстродействи  и глубины контрол , устройство содержит блок индикации номера параметра, блок сравнени  сигнатур и элемент задержки, причем стробирующий выход сигнатурного анализатора соединен с С-входом триггера и через элемент задержки с первым входом элемента И, выход которого i соединен с управл ющим входом блока управлени  мультиплексором, выход (Л триггера  вл етс  выходом неисправности устройства и подключен к втоС рому входу элемента И, R -вход триггера соединен с входом начальг ной установки устройства, а D -вход с выходом блока сравнени  сигнатур, перва  и втора  группы входов которого соединены соответственно с группой информационных выходов сигнатур00 ного анализатора и блока управлени  : эо мультиплексором, соединенной также с группой входов блока индикации номера параметра.

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  проверки исправности цифровых устройств и обнаружени  неисправных цифровых узлов и микросхем в них. Известно устройство дл  контрол  цифровых узлов, содержащее генератор тестов, генератор синхросигналов, логический анализатор, коммутатор, блок управлени  глубиной анализа. Это устройство позвол ет выбрать глубину анализа, т.е. осуществить проверку на заданное число тактов. Преобразование потока двоичных контролируемых данных в сигнатуры осуществл ет регистр сдвига. Поток контролируемых данных суммируетс  по модулю два с сигналом на выходе цепи обратной св зи регистра сдвига который синхронизируетс  теми же тактирующими сигналами, что и поток контролируемых данных 1 , Недостатком устройства  вл етс  малое быстродействие при контроле и поиске неисправности, обусловленное тем, что оператор вручную подклю чает устройство к контролируемым точ кам устройства, визуально считывает сигнатуру и сравнивает ее с эталоннь значением. Наиболее близким к изобретению  вл етс  устройство дл  контрол  цифровых устройств, содержащее посл довательно соединенные генератор тестов, провер емый блок,,мультиплексор , а также сигнатурный анализатор , блок управлени  мультиплексором , группа информационных выходов которого подключена к входам управл ни  мультиплексора и блока коммута 1ЩИ управл ющих сигналов, последова тельно соединенные первый триггер РЗ-типа, первый элемент И, элемент ИЛИ, второй триггер RS-типа, второ элемент И. Выход мультиплексора подключен к информационному входу сигнатурног анализатора, группы выходов сигнало останова, запуска и cинxpoнизaцIiи провер емого блока подключены соответственно к группам входов останов запуска и синхронизации блока комму тации управл ющтнх сигналов. Выходы останова и синхронизации блока комму тации управл ющих сигналов подключе ны к соответствующим входам сигнату ного анализатора (СА) непосредственно , а выход запуска - через второй элемент И. Первый выход соединен с управл ющим входом блока управлени  мультиплексором, установочные входы СА, блока управлени  мультиплексором И второй вход элемента ИЛИ подключены к установочному входу устройства. Вход включени  шагового режима устройства соединен с вторьм входом элемента И, третий вход элемента ИЛИ подключен к управл ющему выходу блока управлени  мультиплексором . Вход включени  режима Пуск устройства соединен с входом сброса первого и входом установки второго триггеров Я5-типа. Второй выход СА подключен к входу установки первого триггера R5 -типа, инверсный выход которого подключен к второму управл ющему входу СА. Блок управлени  мультиплексором содержит последовательно соединенные первый переключатель, счетчик, узел сравнени  кодов, группа вторых информационных входов которого подключена к второму переключателю. Управл ющий вход и вход начальной установки блока подключены к соответствующим входам счетчика, выход узла сравнени  подключен к управл ющему выходу блока, а выходы счетчика - к информационному выходу блока, Блок коммутации управл ющих сигналов содержит три синхронно управл емых мультиплексора, информационные входы которых подключены соответственно к группам входов запуска, останова и синхронизации блока коммутации управл ющих сигналов, а вькоды мультиплексоров  вл ютс  соответственно выходами запуска, останова и синхронизации блока коммутации управл ющих сигналов Г23. Однако в известном устройстве быстродействие существенно повьпвено за счет того, что блоком коммутации управл ющих сигналов и мультиплексором обеспечиваетс  автоматическое синхронное подключение к входам СА информахдаонного сигнала и соответствующих ему сигналов запуска, останова и синхрониза1щи. Кроме того, формируетс  составной последовательный информационный сигнал, сигнатура которого характеризует исправность провер емого блока в целом. Что же касаетс  визуапизации сигнатур и сравнени  их с эталонами, то эти операции остаютс  неавтоматизпированными и выполн ютс  оператором 3 вручную, чем и определ етс  недостаточное быстродействие устройства, что особенно ощутимо при локализации места неисправности. Кроме того, достоверность классификации сигнатур ( правильна  - неправильна ) снижена. Это св зано с формированием последовательного составного контролируемого сигнала из сигналов на различных выходах провер емого блока. При этом возможна компенсаци  ошибок на одном из выходов провер емого блока за счет ошибок на другом из его выходов . Веро тность ошибки возрастает приблизительно в и раз, где h - чи ло контролируемых сигналов, объедин емых в составной последовательньм сигнал. Недостатком устройства также  вл ютс  его ограниченные функциональные возможности, св занные с невозможностью автоматического и достовер ного получени  единого сигнала испра ности. Цель изобретени  - повышение быстродействи  и глубины контрол . Поставленна  цель достигаетс  тем что устройство дл  контрол  цифровых узлов, содержащее генератор тестов, мультиплексор, сигнатурный анализатор , блок управлени  мультиплексором , группа информационных выходов которого соединена с группой управл  щих входов мультиплексора и блока ко мутации управл ющих сигналов, вход начальной установки устройства соединен с установочными входами СА и блока управлени  мультиплексором, информационный выход и синхровход генератора тестов соединены соответственно с входом и синхровыходом контролируемого узла, группа информацион ных выходов которого соединена с группой информационных входов мульти плексора., выход которого соединен с информационным входом СА, входы Пуск, Стоп и синхронизации которого через блок коммутации управл ющих сигналов соединены с соответствующими -выходами контролируемого узла, элемент И, триггер, содержит . блок индикации номера параметра, блок сравнени  сигнатур и элемент задержки, причем стробируюш 1й выход СА, соединен с С-входом триггера и через элемент задержки с первым входом элемента И, выход которого соединен с управл ющим входом блока управлени  мультиплексором, выход 38 триггера  вл етс  выходом неисправности устройства и подключен к второму входу элемента И R-вход триггера соединен с входом начальной установки устройства, а D-вх5Д - с выходом блока сравнени  сигнатур, перва  и втора  группы входов которого соединены соответственно с группой информационных выходов СА и блока управлени  мультиплексором, соединенной также с группой входов блока индикации номера параметра. Блоком сравнени  сигнатур, реализуемым на базе посто нного запоминающего устройства, обеспечиваетс  не только хранение эталонных значений сигнатур, но автоматическое сравнение сигнатуры контролируемого параметра с эталоном. В результате после Фиксации сигнатуры очередного контролируемого параметра, т.е. по заднему фронту измерительного интервала, с выхода блока сравнени  сигнатур снимаетс  1 или О в случае правильной сигнатуры соответственно . Это значение сигнала по заднему фронту измерительного интервала переписываетс  в триггер. Таким образом, триггер находитс  в состо нии 1 до тех пор, пока сигнатуры контролируюпр1х параметров соответствуют эталоном. Как только сигнатура некоторого параметра не соответствует эталону, триггер переключаетс  в состо ние нулевое и запрещает прохождение через элемент И счетных импульсов на вход счетчика блока управлени  мультиплексором . Блоком индикации индицируетс  код на выходе счетчика, т.е. номер отказавшего параметра. Сигнал на выходе триггера  вл етс  единым сигналом исправности контролируемого блока. Элемент задержки между выходом формировател  измерительного интервала и входом элемента И обеспечивает задержку счетных импульсов счетчика дл  того, чтобы состо ние триггера могло изменитьс  раньше, чем счетчик переключитс . Если требуетс  локализаци  места неисправности с точностью до отказавшей микросхемы, то в области ПЗУ блока сравнени  сигнатур, соответствующей i-му контролируемому параметру, по адресам, соответствующим значени м сигнатур, вырабатываемым в случае неисправности, в разр дах втором, третьем и т.д. записываетс  код номера отказавшей микросхемы , который индицируетс  блоком индикации, вход пщм в состав блока сравнени  сигнатур. Достоверность контрол  повышаетс  за счет того, что классифицируютс  сигнатуры отдельных Параметров, а не сигнатура последовательного составного параметра. В результате в предлагаемом устройстве обеспечиваетс  автоматизаци  процессов подключени  к СА информационных и управл ющих сигналов, сравнени  сигнатур и формировани  единого сигнала исправности устройст ва. При этом быстродействие устройст ва повьппаетс  и функциональные возмо ности его расшир ютс . Достоверность контрол  повышаетс  за счет того, что с эталоном сравниваетс  сигнатура каждого контролируемого сигнала в отдельности, а не единого составного последовательного сигнала. Функциональные возможности и быст родействие устройства увеличиваетс  и за счет того, что в случае неиспра ности обеспечиваетс  локализаци  и индикаци  неисправности с точность до номера отказавшего параметра и да же до номера отказавшей микросхемы. Единый сигнал неисправности устройства во многих случа х может использоватьс  дл  контрол  функционировани  устройства в работе, На чертеже представлена структурна  схема устройства. Устройство содержит последователь но соединенные генератор 1 тестовj, контролируемый узел 2, мультиплексор 35,блок 4 коммутации управл ющих сигналов СА 5, блок 6 управлени  мул типлексором, блок 7 индикации номера параметра, блок 8.сравнени  сигнатур триггер 9 D -типа, элементы 10 и 11 задержки, элемент ИЛИ 12 и элемент И 13, входы Пуск 14 Стоп 15 и синхронизации 16 блока 4, входы Пуск 17 и Стоп 18 и синхронизации 19 СА 5, информационньш вход 20 вход 21 установочный СА 5, вход 22 начальной установки устройства, вход 23 начальной установки, управл ющий выход 24, стробирующий выход 25 СА 5, управл ющий вход 26 блока 6 ynpas лени  мультиплексором, группа информационных выходов 27 блока 6 управлени  мультиплексором, втора  группа 28 входов блока 8 сравнени  сигнатур, группа информационных выходов 29 СА 5, перва  группа 30 входов блока 8 сравнени  сигнатур, выход 31 блока 8, выход 32 неисправности устройства. Блок 6 управлени  мультиплексором содержит последовательно соединенные переключатель 33, счетчик 34, блок 35 сравнени  кодов, второй информационный вход которого подключен к второму переключателю 36, Выход блока 35 через элемент 11 задержки и элемент ИЛИ 12 подключен к входу сброса счетчика 34.СА5 включает формирователь 37 измерительного интервала , входы Пуск, Стоп и синхронизации которого подключены соответственно к входам 17-19 СА 5, регистр 38 сдвига с обратной св зью, входы начальной установки и синхронизации которого подключены к выходу формировател  37, а его информационный вход - к информационному входу 20 СА 5. Управл ющий выходформировател  37 подключен к стробирующему выходу 25 СА 5. Выходы регистра 38 подключены к группе информационных выходов СА 5. Устройство работает следующим образом . На заранее заданные входы контролируемого узла 2 поступают стимулирующие сигналы с выхода генератора 1 тестов, при этом указанные сигналы подаютс  только на те входы узла 2, которые наход тс  в статическом состо нии. Дл  обеспечени  синхронности стимулирующих сигналов с остальными сигналами, формируемыми узлом 2у из последнего в генератор 1 тестов поступает опорный синхронизирующий сигнал. При этом на всех выходах контролируемого узла 2 вырабатываютс  определенные двоичные последовательности. Проверка исправности узла 2 проводитс  путем контрол  двоичных последовательностей на его выходах, подключенных к входам мультиплексора 3. Переключателем 33 (начального номера параметра) устанавливают номер первого провер емого выхода контролируемого узла 2, а -переключателем 36 (конечного номера параметра) - номер последнего провер емого выхода узла 2. Если переключатель 33 начального номера параметра отсутствует,то проверка всегда начинаетс  с нулевого параметра. При подаче импульса на вход 21 сигнала начальной установки устройс ва триггер 9 сбрасываетс , формирователь 37 измерительного интервала СА 5 устанавливаетс  в исходное сос то ние ожидани  запускающего сигнал Задним фронтом сигнала начальной установки в блоке 6 управлени  нуль типлексором в счетчик 34 записывает с  начальный код, поступающий с первого переключател  33 (начального номера параметр) и соответствующий этому номеру код с выхода счетчика 34 поступает на группу информационных выходов 27 блока 6 управлени  мультиплексором. На выходе блока 35 сравнени  кодов при этом сигнал отсутствует. Дл  четкой работы устройства длительность сигнала начальной установки должна быть больше величины задержки элемента 10 задержки. При этом в мультиплексоре 3 открыт первый канал, а к входам 17-19 формировател  37 измерительного интервала СА 5 подключаютс  соответствующие сигналы узла 2, относ щиес  к сигналу на первом провер ем выходе контролируемого узла 2. При поступлении сигнала на вход 17СА5о проходит на формирователь 37 измери тельного интервала, который вырабатывает импульс установки, поступающий на вход начальной установки регистра 38 и переходит в состо ние измерени . В этом состо нии в форми рователе 37 измерительного интервал блокируетс  воздействие импульсов, поступающих на вход 17 и разрешаетс  воздействие (прием) импульсов, поступающих на вход 18. В состо нии измерени  формирователь 37 измерительного интервала вы рабатьгоает измерительный строб, раз решающий прохождение синхронизирующих сигналов на вход синхронизации регистра 38. I Синхронизирующими сигналами в регистр 38 записываетс  первый конт ролируемый сигнал, поступающий ; с выхода мультиплексора 3 на информационный вход 20 СА 5. В конце интервала проверки первого контролиру мого сигнала узла 2 на вход 18 формировател  37 с соответствующего выхода блока 4 коммутации управл ющих сигналов поступает импульс, перевод щий формирователь 37 в состо ние 88 ожидани  запускающего сигнала. При этом прекращаетс  формирование измерительного строба, в св зи с чем запрещаетс  прохождение импульсов на синхронизирующий вход регистра 38. После/окончани  измерительного интервала код состо ни  регистра 38, так называема  сигнатура (к-разр дное двоичное число) поступает на группу входов 30 блока 8 сравнени  сигнатур, реализуемого на основе запоминающего устройства. Втора  группа входов 28 блока 8 подключена к информационным вьЬсодам блока 6 управлени  мультиплексором. Дл  каждого контролируемого сигнала (параметра) отведено поле пам ти , содержащее 2  чеек (К-разр дность сигнатуры). В блоке 8 в  чейке, адрес которой соответствует правильной сигнатзФе первого параметра,записана 1, а в остальньк  чейках пол  пам ти, соответствующего первому параметру, записаны О. Если исправному состо нию первого параметра соответствует несколько возможных сигнатур, то 1 записана в нескольких соответствующих  чейках. Соответственно, если сигнатура правильна , то с выхода 31 блока 8 сравнени  сигнатур считьгоаетс  сигнал 1, в противном случае О. Этот сигнал поступает на Р -вход триггера 9. Запись информации в триггер 9 производитс  задним фронтом измерительного строба. Если сигнатура первого параметра правильна , то триггер 9 переключитс  в состо ние 1 и на вход элемента И 13 и на выход 32 устройства поступает разрешающий потенциал. В противном случае в триггер 9 записываетс  О и на вход элемента И 13 и на выход 32 устройства поступает запрещающий потенциал. В первом случае задним же фронтом измерительного строба через элемент 10 задержки счетчик 34 блока 6 управлени  мультиплексором переключаетс  в следующее состо ние, соответствуюее следующему контролируемому параетру , код которого устанавливаетс  на группе информациоцных выходов 7 блока 6 управлени  мультиплексором. мультиплексоре 3 и блоке 4 коммуации управл ющих сигналов первые аналы закрываютс , вторые каналы ткрываютс ,
При этом к информационному входу 20, синхронизирующему входу 19 СА 5, а также к его входам Пуск 17 и Стоп 18 подключаютс  сигналы контролируемого узла 2, соответствующее следующему контролируемому параметру . Цикл измерени  повтор етс  и если сигнатура второго контролируемого параметра правильна , то аналогичным образом устройство переходи к проверке следующего параметра и т.д. Если сигнатуры всех следзпощих параметров правильные, то счетчик
34от начального состо ни  последовательно проходит через все состо ни до последнего. После проверки сигнала на последнем выходе узла 2, если сигнатура правильна , счетчик 34 перпереключаетс  в состо ние, когда на его выходах устанавливаетс  код, равный коду, набранному на втором переключателе 36 (номера последнего параметра). При этом на выходе блока
35сравнени  кодов выработан сигнал который через элемент 11 задержки и элемент ИЛИ 12 поступает на вход
23 начальной установки счетчика и цикл повтор етс  сначала.
В течение всего этого времени на личие единичного сигнала на выходе 32 устройства свидетельствует об его исправности с достоверностью , определ емой количеством /с разр дов регистра 38.
Если же в процессе контрол  сигнатура одного из параметров оказываетс  неисправной, то с зоны пам ти блока 8, соответствующей этому параметру считываетс  нулевой сигнал , которьй записываетс  в триггер 9. Прохождение счетных импульсов через элемент И на счетчик 34 запрещено и на выходе счетчика 34 остаетс  код номера.параметра, который классифицирован как неисправный. Этот код индицируетс  блоком 7 и служит исходной посылкой дл  замены отказавшего узла или более детальной диагностики. Одновременно на выходе 32 устройства устанавливаетс  нулевой потенци ал, свидетельствующий о неисправности узла 2, Если узел состоит из нескольких съемных узлов, то блоком 7 может индицироватьс  не номер параметра, а непосредственно номер отказавшего блока узла 2. Если от устройства требуетс  лркализаци  неисправности с точностью до микросхемы, то в поле пам ти соответствующего парамера , в  чейках, адреса которых равны сигнатурам, вьфабатываемым при отказах соответствующего узла, в первом разр де, св занном с выходом 31 блока 8, записываетс  О, а в остальных разр дах - код номера отказавшей микросхемы, который отображаетс  блоком индикации. Во всех режимах работы устройства блок 4 коммутации управл ющих сигналов осуществл ет подключение к соответствующим входам СА 5 сигналов Пуск, Стоп синхронизации, относ щихс  к тому контролируемому .сигналу, который в данный момент поступает с выхода мультиплексора 3 на информационный вход СА, а блок 8 сравнени  сигнатур обеспечивает оперативное автоматическое сравнение сигнатур (одной или нескольких) соответствующих контролируемому сигналу с эталоном (эталонами).
В случае неисправности обеспечираес  оперативна  информаци  о месте повреждени , вплоть до номеров отказавших узлов и микросхемы.
Выбор требуемых сигналов управлени  определ етс  кодом, поступающим из блока управлени  мультиплексором . Количество сигналов Пуск и Стоп определ етс  количеством групп контролируемых сигналов, имеющих различный период следовани  Количество сигналов синхронизации определ етс  количеством групп контролируемых сигналов, сформированных на базе различных тактирующих сигналов.
Таким образом, изобретение позвол ет повысить быстродействие и глубину контрол .

Claims (1)

  1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее генератор тестов, мультиплексор, сигнатурный анализатор, блок управления мультиплексором, группа информационных выходов которого соединена с группой управляющих входов мультиплексора и блока коммутации управляющих сигналов, вход начальной установки устройства соединен с установочными входами сигнатурного анализатора и блока управления мультиплексором, информационный выход и синхровход генератора тестов соединены соответст· венно с входом и синхровыходом контролируемого узла, группа информационных выходов которого соединена с группой информационных входов мультиплексора, выход которого соединен с информационным входом сигнатурно го анализатора, входы Пуск, Стоп и синхронизации которого через блок коммутации управляющих сигналов сое динены с соответствующими выходами контролируемого узла, элемент И, триггер, отличающееся тем, что, с целью повышения быстродействия и глубины контроля, устройство содержит блок индикации номера параметра, блок сравнения сигнатур и элемент задержки, причем стробирующий выход сигнатурного анализатора соединен с С-входом триггера и через элемент задержки с первым входом элемента И, выход которого соединен с управляющим входом блока управления мультиплексором, выход триггера является выходом неисправности устройства и подключен к второму входу элемента И, R -вход триггера соединен с входом начальной установки устройства, a D -вход с выходом блока сравнения сигнатур, первая и вторая группы входов которого соединены соответственно с группой информационных выходов сигнатурного анализатора и блока управления мультиплексором, соединенной также с группой входов блока индикации номера параметра.
    1 11
SU833580872A 1983-04-11 1983-04-11 Устройство дл контрол цифровых узлов SU1120338A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833580872A SU1120338A1 (ru) 1983-04-11 1983-04-11 Устройство дл контрол цифровых узлов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833580872A SU1120338A1 (ru) 1983-04-11 1983-04-11 Устройство дл контрол цифровых узлов

Publications (1)

Publication Number Publication Date
SU1120338A1 true SU1120338A1 (ru) 1984-10-23

Family

ID=21059649

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833580872A SU1120338A1 (ru) 1983-04-11 1983-04-11 Устройство дл контрол цифровых узлов

Country Status (1)

Country Link
SU (1) SU1120338A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР №903888, кл. G 06 F 11/16, 1980. 2, Авторское свидетельство СССР №987154, кл. G 06 F 11/16, 1981(прототип). *

Similar Documents

Publication Publication Date Title
US5809040A (en) Testable circuit configuration having a plurality of identical circuit blocks
NO771586L (no) Digital monitor.
SU1120338A1 (ru) Устройство дл контрол цифровых узлов
RU2345407C1 (ru) Контроллер канала межблочного обмена
SU1269139A1 (ru) Устройство дл контрол цифровых узлов
SU911532A1 (ru) Устройство дл контрол цифровых узлов
SU978154A1 (ru) Устройство дл контрол цифровых узлов
SU1432528A2 (ru) Устройство дл контрол функционировани логических блоков
SU1737465A1 (ru) Устройство дл функционального контрол интегральных схем
SU1705875A1 (ru) Устройство дл контрол оперативной пам ти
SU1339503A1 (ru) Устройство дл диагностики систем автоматического управлени
SU1013956A2 (ru) Устройство дл контрол логических схем
SU1564629A2 (ru) Устройство дл контрол логических блоков
SU1134940A1 (ru) Устройство дл контрол блоков синхронизации
SU1160417A1 (ru) Устройство дл контрол цифровых узлов
SU1610508A1 (ru) Устройство дл контрол многоканального аппарата магнитной записи и воспроизведени
SU1071979A1 (ru) Устройство дл диагностики цифровых узлов
SU957278A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU584323A1 (ru) Устройство дл контрол блоков передачи информации
SU936005A1 (ru) Устройство дл контрол преобразователей угла поворота вала в код
SU1515175A2 (ru) Устройство дл диагностики неисправностей технических объектов
SU762014A1 (ru) Устройство для диагностики неисправностей цифровых узлов 1
SU1363215A1 (ru) Устройство дл контрол цифровых узлов
RU1774272C (ru) Устройство дл регистрации сигналов
SU1188740A2 (ru) Устройство дл контрол логических узлов