SU1251082A1 - Устройство дл контрол логических блоков - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  автоматической проверки и поиска неисправностей в блоках ЦВМ. Целью изобретени   вл етс  повышение достоверности контрол . Устройство содержит управл ющий генератор, два счетчика, два триггера, одновибратор, четыре элемента И, элемент ИЛИ,, дешифратор, генератор псевдослучайной последова .тельности, блок сравнени , а также N блоков вычислени  сигнатуры по числу выходов контролируемого блока, каждый из которых содержит группу из семи триггеров, группу из п ти элементов ИСКЛЮЧАЮЩЕЕ {ШИ, первую группу из семи элементов И, вт Ьрую группу из восьми элементов И, первую и вторую группы из семи элементов ИЛИ кажда . В зависимости от внутренних управл ющих сигналов блоки вычислени  сигнатур измен ют свою конфигурацию: в одном «„лучае они представл ют собой сигнатурные анализаторы, в другом - счетчики единиц в контролируемой последовательности . Устройство обеспечивает многократную чередующуюс  проверку контролируемого блока при свертке - выходной его информации последовательно методом вычислени  сигнатуры и методом счета единиц, что повышает веро тность обнаружени  ошибок.3 ил. о (Л

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  автоматической проверки и поиска неисправностей в бло ках ЦВМ.

Цель изобретени  - повьшение достоверности контрол .

На фиг. 1 представлена блок-схема . предлагаемого устройства; на фиг. 2 - фрагмент счетчика; на фиг. 3 - регистр сдвига с обратными св з ми через элементы ИСКЛЮЧАНЩЕЕ ИЛИ.

Устройство содержит управл ющий генератор 1 импульсов, первый и второй триггеры 2 и 3, .первый ,вто рой 5, третий 6 и четвертый 7 элементы , элемент ИЛИ 8, одновибратор 9, первый и второй счетчики Ш и 11,, дешифратор 12, генератор 13 псевдослучайной последовательности, блок 14 сравнени , контролируемый логический блок 15. Каждый из блоков 16 вычислени  сигнатуры содержит группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 17 21, группу триггеров 22 - 28, первую, группу элементов И 29 35, вторую группу элементов И 36 43,первую группу элементов ИЛИ .44 - 50 и вторую группу элементов ИЛИ 51 - 57. .

Устройство работает следующим образом.

В зависимости от наличи  управл ющих сигналов на выходах четвертого элемента И ,7 или третьего элемента И 6 блок 16 вычислени  сигнатуры измен ет свою конфигурацию. В одном случае он представл ет счеТ чик (фиг. 2), состо щий из В-триг геров 22 - 28 со св з ми через элементы ШШ 44 - 57 первой и второй групп и осуществл ющий подсчет единиц в выходной последовательности с соответствующего выхода контролируемого блока 15J

В другом случае блок 16 вычисле ни  сигнатуры представл ет регистр сдвига с обратньши св з ми через элементы ИСКЛЮЧАКЩЕЕ ИЛИ (фиг. 3) и состоит из тех же D-триггеров 22 28 со св з ми через элементы ИСКЛЮ- ШСЩЕЕ ИЛИ 17 - 21, элементы И 36 -

43второй группы и элементы. ИЛИ

44- 57 первой и второй групп. В

10

15

20

25

30

35

40

45

50

По приходу сигнала Пуск сбрасы ваетс  -триггер 3 и через элемент И разрешает работу регистра сдвига, а триггер 2 устанавливаетс  в едини ное состо ние и запускает одновибра тор 9 (сброса), который генерирует импульс сброса, привод щий все элементы устройства в исходное состо ние . После окончани  импульса сброс начинает работу управл ющий генератор 1, управл ющий работой устройст ва. С вьжода счетчика 10 и генерато ра 13 псевдослучайной последователь ности тестовые воздействи  поступаю на входы контролируемого блока 15. Последовательности импульсов с каждого выхода контролируемого блока 15 поступают на соответствующие вхо ды блоков 16 вычислени  сигнатуры. Синхронизаци  триггеров 22 - 28 в блоках 16 от генератора 1 осуществл етс  через элемент И 7 и элементы ИЛИ 51-57 второй группы. На инфор мационные входы триггеров 22 - 28 последовательности импульсов пост-}- пают через элементы И 29 - 35 перво группы и элементы ИЛИ 44 - 50 перво группы. Остальные элементы блока 16 jблокированы нулевым уровнем с выхода элемента И 6. .

Количество параллельных кодов, вырабатываемых счетчиком 10 и генератором 13, за врем  проверки строго фиксировано, после выдачи последнего тестового воздействи  срабатывает дешифратор 12, который переводит триггер 2 в исходное состо ние и раз решает сравнение полученных сигнатур с эталонными сигнатурами, полученными в результате проверки исправ ного однотипного блока и хран щимис  в блоке сравнени , Если сигнатуры равны, то с блока 14 поступает единичный сигнал, который через элементы И 5 и ИЛИ 8 устанавливает в единицу триггеры 2, 3 и через элемент И 6 заставл ет работать блок 16 в качестве счетчика единиц в выходной последовательности с контролируемого блока 15. Если сигнатуры оп ть равны, то единичный сигйал с выхода блока 14 оп ть запускает рабо ту устройства как сигнатурного анализатора . Так происходит многократитом случае блок 16 работает как сиг- 5 нал чередующа с  проверка контролинатурный анализатор с образующимруемого блока 15.

полиномомЕсли.сигнатуры в каком-либо слуg (x).чае не совпадают, то по нулевому

5

0

5

0

5

0

5

По приходу сигнала Пуск сбрасываетс  -триггер 3 и через элемент И 7 разрешает работу регистра сдвига, а триггер 2 устанавливаетс  в единичное состо ние и запускает одновибратор 9 (сброса), который генерирует импульс сброса, привод щий все элементы устройства в исходное состо ние . После окончани  импульса сброса начинает работу управл ющий генератор 1, управл ющий работой устройства . С вьжода счетчика 10 и генератора 13 псевдослучайной последовательности тестовые воздействи  поступают на входы контролируемого блока 15. Последовательности импульсов с каждого выхода контролируемого блока 15 поступают на соответствующие входы блоков 16 вычислени  сигнатуры. Синхронизаци  триггеров 22 - 28 в блоках 16 от генератора 1 осуществл етс  через элемент И 7 и элементы ИЛИ 51-57 второй группы. На инфор-- мационные входы триггеров 22 - 28 последовательности импульсов пост-}- пают через элементы И 29 - 35 первой группы и элементы ИЛИ 44 - 50 первой группы. Остальные элементы блока 16 jблокированы нулевым уровнем с выхо да элемента И 6. .

Количество параллельных кодов, вырабатываемых счетчиком 10 и генератором 13, за врем  проверки строго фиксировано, после выдачи последнего тестового воздействи  срабатывает дешифратор 12, который переводит триггер 2 в исходное состо ние и разрешает сравнение полученных сигнатур с эталонными сигнатурами, полученными в результате проверки исправного однотипного блока и хран щимис  в блоке сравнени , Если сигнатуры равны, то с блока 14 поступает единичный сигнал, который через элементы И 5 и ИЛИ 8 устанавливает в единицу триггеры 2, 3 и через элемент И 6 заставл ет работать блок 16 в качестве счетчика единиц в выходной последовательности с контролируемого блока 15. Если сигнатуры оп ть равны, то единичный сигйал с выхода блока 14 оп ть запускает работу устройства как сигнатурного анализатора . Так происходит многократ

сигналу с выхода блока 4 осуществ- ллетс  индикаци  неверной сигнатуры Контролируемый блок считаетс  исправным , если сигнатуры совпадают при многократной чередующейс  проверке без останова и вывода на индикацию неверной сигнатуры. В противном случае, пользу сь диагностическими словар ми и таблицами, определ ют место возникновени  неисправности .

Claims (1)

1. Формула изобретени  Устройство дл  контрол  логических блоков, содержащее управл ющий генератор импульсов, первый и второй счетчики, первый триггер , одновибра- тор, первый элемент И, дешифратор, генератор псевдослучайной последовательности , блок сравнени  и N блоков вычислени  сигнатуры (по числу выходов контролируемого блока), причем первый вход, первого триггера подключен к выходу дешифратора и к разрешащему входу блока сравнени , а выход соединен с входом одновибратора и первым входом первого элемента.И, второй вход которого подключен к инверсному выходу одновибратора, пр мой выход которого соединен с входами сброса первого и второго счетчиков и генератора псевдослучайной последовательности, выход : первого элементам подключен к входу управл ющего генератора импульсов, выход которого подключен к синхро- входам первого и второго счетчиков и г.енератора псевдослучайной последовательности , группа выходов первого счетчика подключена к первой группе входов контролируемого блока, втора  группа входов которого подключена к группе выходов генератора псевдослучайной последовательности, группа выходов второго счетчика подключена к группе входов дешифратора , а каждый из блоков вычислени  сигнатуры содержит группу ..из семи триггеров и группу из п ти элемен- тов ИСКЛЮЧА ЭДЕЕ ИЛИ, отличаю

   щ е е с   тем, что, с целью повьшшни  достоверности контрол , . оно содержит второй триггер, элемент ИЛИ, второй, третий и четвертый элементы И, при этом выход второго элемента И соединен с первым входом элемента ИЛИ, выход которого подключен к второму входу первого триггера, второй вход элемента

   10

   t5

   20

   j . 0

   30

   35

   45

   0

   5

   ИЛИ  вл етс  входом пуска устройства и подключен к входу сброса второго триггера, счетный вход которого подключен к выходу блока сравнени  и к первому входу второго элемента И,, второй вход которого подключен к первому входу четвертого элемента И и к инверсному выходу второго триггера, пр мой выход которого подключен к первому входу третьего элемента И, второй вход которого соединен с вторым входом четвертого .элемента И и с выходом упра вл ющего генератора импульсов, а каждый блок вычислени  сигнатуры содержит дополнительно первую группу из семи элементов И, вторую группу из восьми элементов И, первую и вторую группы из семи элементов :1ШИ кажда  причем выход i-ro (,7) элемента И первой группы соединен с первым входом i-ro элемента ИЛИ первой группы, выход которого соедит нен с синхровходом i-ro триггедза группы, информационный вход которо- го соединен с выходом i-го элемента ИЛИ второй группы, первые входы всех элементов ИЛИ второй группы объеди- нены и подключены.к выходу четвертого элемента И и к первым входам всех элементов И первой группы,-. входы сброса всех триггеров группы объединены и подключены к пр мому выходу одновибратора, инверсный выход j-ro (,6) триггера группы соединен с первым входом j-ro элемен- ;та И второй группы, выход которого подключен к вторым входам j-ro эле мента Р1ПИ первой группы и (j + l)-ro элемента ШТИ второй группы, инверсный выход седьмого триггера группы соединен с первым входом седьмого элемента И второй группы, выход которого подключенк второму входу седьмого элемента ИЛИ первой группы, пр мые выходы триггеров группы подключены к группе информационных входов блока сравнени , пр мые выходы первого, второго, п того и шестого триггеров группы соединены соответственно с первыми входами второго, третьего, четвертого и п того элементов ИСКЛЮЧАКЩЕЕ ИЛИ группы, пр мой выход седьмого триггера группы соединен с вторыми входами . Всех элементов ИСКЛЮЧАЩЕЕ ИЛИ группы, выходы первого, второго, третьего, четвертого и п того элементов ИСКЛЮЧАКЩЕЕ

   ИЛИ группы соединены соответственно с вторыми входами первого, второго, третьего, шестого и седьмого элементов И первой групп, пр мые выхо;д.1 третьего и четвертого триггеров группы соединены соответственно с вторыми входами четвертого и п того элементов И первой группы, выход третьего элемента И подключен к вторым входам всех элементов И второй

   группы, второй вход первого элемента И первой группы соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группыJ. первый вход которого соеди ней с первым входом восьмого элемента И второй группы и с соответствую™ щим выходом контролируемого блока, выход восьмого элемента И второй группы соединен с вторым входом первого элемента ИЛИ второй группы.

   фи 

   , I/S