SU858210A1 - Многоканальный анализатор логических состо ний - Google Patents
Многоканальный анализатор логических состо ний Download PDFInfo
- Publication number
- SU858210A1 SU858210A1 SU782677031A SU2677031A SU858210A1 SU 858210 A1 SU858210 A1 SU 858210A1 SU 782677031 A SU782677031 A SU 782677031A SU 2677031 A SU2677031 A SU 2677031A SU 858210 A1 SU858210 A1 SU 858210A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- analyzer
- input
- triggers
- information
- logic states
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
Изобретение относитс к вычислительной технике и может быть использовано в устройствах обработки дискретной информации. Известен анализатор логических со сто ний, содержащий счетчик, запоминающее устройство и устройство индикации 13. Недостатком этого,, анализатора логических состо ний вл етс низка достоверность обнаружени отказа про вер емой логической схемы. Наиболее близким техническим реше нием к предлагаемому вл етс анализатор логических состо ний, содержащий сдвиговый регистр, состо щий из цепочки последовательно соединенных триггеров, и сумматор по модулю два 2. Недостатком известного анализатор логических состо ний вл етс большо врем локсшизации неисправностей циф ровых устройств. Цель изобретени - уменьшение вре мени локализации неисправности много канальным анализатором логических со сто ний. Поставленна цель достигаетс тем что в многоканальный анализатор логи ческих состо ний, содержащий п-триггеров , тактовые входы которых подключены к шине тактовых импульсов, сум-: матор по модулю два, выход которого соединен с информационным входом пер ,вого триггера, один из входов сумматора по модулю два подключен к входной шине, а другие входы сумматора по модулю два п одключены к единичным выходам соответствующих триггеров, в том числе и последнего, дополнительно введены (п-1) элементов ИСКЛЮЧАЩЕЕ ИЛИ и п-1) входных шин, причем первый вход кеикдого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к соответствующей входной шине, единичный выход каждого из триггеров, кроме последнего, подключен к второму входу соответствующего элемента ИСКЛБГЗАЮЕЦЕЕ ИЛИ. выход каждого из которых соединение информационным входом последующего триггера. На чертеже представлена функциональна схема многоканашьного анализатора логических состо ний, Многоканальный анализатор логических состо ний содержит триггеры 1-lf 1-п, сумматор по модулю два 2 (подключенный к выходам соответствующих триггеров 1-1г1-п по способу полиноминальной кодовой регистрации), элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 3-1-3-(п-1).
входные шины 4-1г4-п и шину тактовых импульсов 5,
Многоканальный анализатор логических состо ний работает следующим образом .
Информаци , поступающа на вход каждого триггера, вл етс результатом суммировани по модулю два исследуемой информации на входных шинах 4-1-4-п и информации, снимаемой с предыдущего триггера. В частном случае , когда на входных шинах 4-1-4-п входна информаци отсутствует (уровень логического О), информаци , содержаща с в триггерах 1-1-1-л, перемещаетс на один разр д вправо с приходом каждого тактового импульса, при этом устройство работает как генератор псевдослучайной двоичной последовательности .
Перед началом работы входные шины 4-1-4-п анализатора подключаютс к выходным шинам провер емого цифрового устройства (неиспользуемые входные шины, если они имеютс , подключаютс к шине логического О) . Шина тактовых импульсов 5 подключаетс к выходу источника тактовых импульсов провер емого устройства. Триггеры 1-1-1-п устройства устанавливаютс в Исходное, например нулевое, состо ние , затем на входные шины провер емого цифрового устройства подаетс совокупность тестовых последовательностей . Тактовые импульсы провер емого Цифрового устройства управл ют работой анализатора и обеспечивают прием информации с выходных шин контролируемого блока.
По окончании цикла проверки на триггерах 1-1-1-п содержитс некоторое число, отражаюрдее содержание выходной информации провер емого устройства . Суждение о правильности работы провер емого устройства может быть вынесено путем сравнени этого числа с контрольным числом (сигнатурой ), полученным ранее, например, пр проверке заведомо исправного такого же устройства.
Содержимое триггера может быть выведено на индикацию дл визуального контрол или на цифровой компаратор дл автоматизации процесса отбраковки неисправных изделий.
Веро тност-ь обнаружени ошибки данных анализатором зависит от числа
триггеров и не может быть.менее величины
Р (1-2) -100%,
где Р - веро тность обнаружени ошибки j п - число триггеров.
Так, дл 16-и триггеров веро тность обнаружени ошибки составл ет 99,998%.
Использование в предлагаемом анализаторе логических состо ний дополнительнык логических элементов ИСКЛОЧАКЙЩЕ ИЛИ, включенных указанным образом , позвол ет производить анализ выходной информации, одновременно снимаемой с нескольких выходов провер емого цифрового устройства, и за счет этого сократить врем контрол работоспособности и упростить процедуру поуска неисправности в цифровых устройствах . , .
Claims (2)
1.Патент ОНА 3919637,
кл. G 01 R 15/12, опублик. 1975.
2.Гордон и др. Локализаци неисправностей в микропроцессорных системах при помощи шестнадцатиричных ключевых кодов. - Электроника, 1977,
5, с. 27, рис. 2 (прототип) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782677031A SU858210A1 (ru) | 1978-10-20 | 1978-10-20 | Многоканальный анализатор логических состо ний |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782677031A SU858210A1 (ru) | 1978-10-20 | 1978-10-20 | Многоканальный анализатор логических состо ний |
Publications (1)
Publication Number | Publication Date |
---|---|
SU858210A1 true SU858210A1 (ru) | 1981-08-23 |
Family
ID=20790510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782677031A SU858210A1 (ru) | 1978-10-20 | 1978-10-20 | Многоканальный анализатор логических состо ний |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU858210A1 (ru) |
-
1978
- 1978-10-20 SU SU782677031A patent/SU858210A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5051996A (en) | Built-in-test by signature inspection (bitsi) | |
EP0006328B2 (en) | System using integrated circuit chips with provision for error detection | |
US4414669A (en) | Self-testing pipeline processors | |
US3573751A (en) | Fault isolation system for modularized electronic equipment | |
US4866713A (en) | Operational function checking method and device for microprocessors | |
SU858210A1 (ru) | Многоканальный анализатор логических состо ний | |
US4852095A (en) | Error detection circuit | |
US3056108A (en) | Error check circuit | |
SU1325417A1 (ru) | Устройство дл контрол | |
SU441532A1 (ru) | Устройство дл обнаружени неисправностей в логических схемах | |
SU1265993A1 (ru) | Распределитель импульсов с контролем | |
SU970283A1 (ru) | Устройство дл поиска неисправностей в логических узлах | |
SU435526A1 (ru) | Устройство для контроля дуплексных электронных вычислительных машин | |
SU903886A1 (ru) | Устройство дл обнаружени ошибок в блоках контрол процессора | |
GB2384868A (en) | Method and circuit for monitoring a microcomputer for an onboard electronic control device | |
SU911376A1 (ru) | Устройство дл контрол правильности электрического монтажа радиоэлектронных изделий | |
SU1251082A1 (ru) | Устройство дл контрол логических блоков | |
SU1252785A1 (ru) | Устройство дл контрол схем управлени | |
SU1499349A1 (ru) | Сигнатурный анализатор | |
SU562783A1 (ru) | Устройство контрол и диагностики цифровых схем | |
SU1378050A1 (ru) | Пересчетное устройство с контролем | |
SU410442A1 (ru) | ||
SU429380A1 (ru) | Устройство для обнаружения неисправностей в электрическом монтаже | |
SU1062623A1 (ru) | Устройство дл контрол импульсов | |
SU1019454A1 (ru) | Устройство дл контрол многовыходных цифровых узлов |