SU1378050A1 - Пересчетное устройство с контролем - Google Patents
Пересчетное устройство с контролем Download PDFInfo
- Publication number
- SU1378050A1 SU1378050A1 SU864093703A SU4093703A SU1378050A1 SU 1378050 A1 SU1378050 A1 SU 1378050A1 SU 864093703 A SU864093703 A SU 864093703A SU 4093703 A SU4093703 A SU 4093703A SU 1378050 A1 SU1378050 A1 SU 1378050A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- modulo
- adder
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение может быть использовано дл встроенного аппаратного контрол счетчиков импульсов. Цель изобретени - повышение достоверности контрол . Устройство содержит счетчик 1 импульсов, блок 2 коррекции , блок 3 свертки по модулю два, D-триггер 4, сумматоры 7 и 10 по модулю два. Введение элемента НЕ 6, сумматора 5 по модулю два, элементов И 8, 13 и 15 элемента ИЛИ 9, D-триггеров 11, 12 и элемента 14 задержки обеспечивает фиксацию большого числа классов ошибок или сбоев . I ип.., i табл. (Л
Description
19
00
00
о ел
2017 18
Изобретение относитс к автоматике и вычислительнойтехнике и может быть использовано дл встроенного аппаратного контрол счетчиков импульсов, вход щих в состав полу- закаэных БИС на вентильных матрицах
Целью изобретени вл етс повышение достоверности контрЪл .
Поставленна цель достигаетс за счет введени новых конструктивных признаков, обеспечивающих фиксацию большого числа классов ошибок или сбоев.
На чертеже приведена схема пе- ресчетного устройства с контролем.
Устройство содержит счетчик 1 импульсов , . блок 2 коррекции, блок 3 свертки по модулю два, первый D- триггер 4, третий сумматор 5 по модулю два, элемент НЕ 6, второй сумматор 7 по модулю два, первый элемент И 8, элемент ИЛИ 9, первый сумматор 10 по модулю два, второй D- триггер 11, третий D-триггер 12, вт.орой элемент И-13, элемент 14 задержки , третий элемент И 15, первый вход 16, второй вход 17, третий вход 18, второй выход 19, четвертые входы 20, первый выход 21.
На чертеже счетный вход счетчика 1 соединен с первым входом 16, выходы счетчика 1 соединены с первыми выходами 21, с входами блока 2 коррекции и с входами 3 свертки по-модлю два, выход которого соединен с первыми входами сумматоров 10, 7 по модулю два, второй вход последнего ИЗ которых соединен с пр мым выходом D-триггера 4, входы С и D которого соединены соответственно с первым входом 16 и с выходом сумматора 10 по модулю два, второй вход ко- торого соединен с выходом блока 2 коррекции, входы 20 соединены с информационными входами счетчика 1, установочный и управл ющий входы которого соединены соответственно с входами 17,18., первый, второй входы и выход сумматора 5 по модулю два соединены соответственно с выходом блока 3 свертки по мЬдулю два, с вы ходом сумматора 10 по модулю два и с входом D-триггера 11, пр мой выход которого соединен с входом D D-триггера 12, вход С которого соединен с входом С D-триггера 1I, с входом 16 и входом элемента НЕ 6, выход ко горого соединен с входом
0
5
элемента 14 задержки, выход которого соединен с первым входом элемента И 8 , второй вход и выход которого соединены соответственно с выходом сумматора 7 по модулю два и с первым входом элемента ИЛИ 9, выход и второй вход которого соединены соответственно с выходом 19 и выходом элемента И 13, первый, второй, третий входы которого соединены соответственно с вькодом элемента НЕ 6 и с инверсными выходами D-триг- геров 11,12, инвертирующие входы установки в единицу которых соединены с выходом элемента И 15, первый и второй входы которого соединены соответственно с входами 17,18.
Блок 2 коррекции вл етс стандартным блоком и выполн ет функцию предсказани изменени четности кода, записанного в счетчике I в i+1-м такте его работы относительно i-ro такта.
Устройство работает следующим образом.
Блок 2 коррекции служит дл Предсказани изменени четности кода двоичного счетчика 1 после при- 0 бавлени очередной единицы. На выходе блока 2 формируетс дл каждого из входных кодов логический уровень в соответствии с таблицей.
Принцип работы устройства заключаетс .в том, что предсказываетс не изменение четности, а значение четности двоичного счетчика.
0
5
5
В таблице приведены значени кодов счетчика 1 и соответствующих ему кодов на выходах блока 2, блока 3, сумматора Ю и сумматора 5 ( в случае нормальной работы счетчика и при сбое).
Код
00000 00001 00010
о
1
31378050
Продолжение таблищ.1
Продолжение таблицы
В результате в В триггере 4 по переднему фронту счетного импульоа запоминаетс значение четности, которое соответствует четности кода счетчика 1 в следующем такте счета.
Это значение сравниваетс с текущим значением кода, получаемым с блока 3 свертки по модулю два с помщью сумматора 7, наличие на выходе которого потенциала 1 свидетельствует о несравнении кодов в соответствующий момент времени после окончани переходных процессов в счетчике 1 и, следовательно, о работе счетчика 1.
Опрос состо ни выхода сумматора 7 осуществл етс по заднему фронту импульса на входе 16 устройства . При этом формируетс высокий уровень на выходе элемента НЕ 6, который с задержкой на врем последовательного срабатывани счетчика 1 и элементов 3,7 (обеспечиваемой элементами 14 задержки) поступает на вход элемента И 8. Если на другой вход элемента И 8 поступает уровень 1 с выхода сумматора 7 (т.е. произошел сбой счетчика I), то на выходе элемента 8 формируетс положительный импульс, длительностью равный счетному импульсу, который проходит через элемент ИЛИ 9 на выход 19 устройства, сигнализиру о сбое счетчика 1.
Сумматор 7 не формирует на своем выходе уровень 1 в тех случа х, когда значительна четность кода, записанного в счетчике 1, после прихода i-ro положительного импульса на входе 16 устройства и прихода i+1-го импульса совпадают. К таким кодам относ тс , например« коды под 1,5,7,9,13,17,21,23,25,29,31 по таблице, В этом случае устройство не обнаружит сбой, так как полученный в результате сбо код в счетчике 1 по четности совпадает с предсказанным сумматором 10 кодом, записанным в D-триггер 4,
Дл вы влени сбоев, не обнаруживаемых с помощью сумматора 7, ис- используетс сумматор 5, D-тригге- ры 11,12 и элемент И 13, Принцип обнаружени сбоев, заключан цихс в переходе от кода i к коду i+k (,,,. га, п), основываетс на том что в соответствии с таблицей коды на выходах блока 3 и сумматора 10
совпадают не более, чем в одном такте суммировани с единицей в счетчике 1 Если эти коды совпадают в двух или более тактах, значит в счетчике 1 произошел сбой.
Сумматор 5 сравнивает коды, поступающие с выхода свертки 3 и сумматора 10, и в случае сравнени вы0 дает уровень О на D-вход Д-триг- гера 11, что свидетельствует о совпадении значени четности кода, записанного в счётчике 1, с будущим ее значением в следунлцем такте сумс мировани с единицей.
По переднему фронту i-ro положительного счетного импульса на входе 16 уровень О записываетс с выхода сумматора 5 в D-триггер
0 11 и с его инверсного выхода (в виде 1) поступает на элемент И 13, По заднему фронту i-ro счетного импульса в случае отсутстви сбоев происходит переключение счетчика 1,
5 а следовательно, текущее значение четности 1+1-го кода не может совпасть с будущим значением (на выходе сумматора 10) четности i+2-го ко- да которое об затепьно изменитс
0 (см, таблицу), При этом на выходе сумматора 5 сформируетс 1, что приведет к сбросу В-триггера в состо ние О на инверсном выходе по приходу переднего фронта i+1-го счетного импульса.
В том случае, если в счетчике 1 произошел сбой, например, он однократно не переключилс , то состо ние О на выходе сумматора 5 не
д изменитс по заднему фронту i-ro импульса на входе 16, а по переднему фронту i+l-ro импульса О с выхода сумматора 5 подтвердит состо ние D-триггера 11 (1 на инверсном
с выходе), а О с пр мого выхода р-триггера 11 перепишетс в D-триггер 12, что вызовет по вление 1 на его инверсном выходе,
В результате на входы элемента - И 13 с D-триггеров 11,12 поступает
уровень 1, а по приходу строби- рутацего сигнала (задний фронт i-1-го импульса) на выходе элемента И 13 сформируетс положительный импульс, который через элемент ИЛИ 9 поступит
5 на выход 19 устройства, свидетельству о сбое в счетчике 1,
Установка устройства в исходное состо ние производитс подачей уронн О на его входы 17 и 18. На . вход 17 О подаетс при установке счетчика 1 в ноль, на вход 18 при стробировании приема в счетчик 1 информации, поступающей на его информационные входы с входов-20 устройства . Нулевой уровень с выхода элемента И 15 устанавливает D-триг- геры 11, 1 2 -в состо ние О на инверсных .выходах.
Claims (1)
- При записи кода в счетчик 1 с входом 20 устройства на его входе 16 установлен посто нный уровень 1, который разрешает запись в триггер 4 уровн с выхода сумматора 10 и запрещает через элемент НЕ 6 выдачу уровн 1 с элемента И 8 на выход 19 устройства, т.е. выдачу сигнала неисправности в момент за- писи кода в счетчик 1. Формула изобретениПересчетное устройство с контролем , содержащее счетчик импульсов, счётный вход которого соединен с первым входом, выходы счетчика импульсов соединены с первыми выходами , с входами блока коррекции и с входами блока свертки по модулю два выход которого соединен с первыми входами первого и второго сумматоров по модулю два, второй вход пос леднего из которых соединен с пр мь: выходом первого D-триггера, С и D- входы которого соединены соответственно с первым входом и с выходом первого сумматора по модулю два, второй вход которого соединен с выходом блока коррекции, о т л и ч а ю щ е е с тем, что, с целью повышени достоверности контрол , в него введены второй, третий D-триг- геры, три элемента И, элемент НЕ, элемент ИЛИ, элемент задержки, третий сумматор по модулю два, второй, третий и четвертый входы, которые соединены с информационными входами счетчика импульсов, установочный и управл ющий входы которого соединены соответственно с вторым и третьим входами, первый, второй входы и выход третьего сумматора по модулю два соединены соответственно с выходом блока свертки по модулю два, с выходом первого сумматора по модулю два и с D-входом второго D-триггера , пр мой выход которого соединен с D-входом третьего D-триггера, С-вход которого соединен с С входом второго D-триггера, с первым входом и с входом элемента НЕ, выход которого соединён с входом элемента задержки , выход которого соединен с первым входом первого элемента И, второй вход и выход которого соединены соответственно с выходом второго сумматора по модулю два и с первым входом элемента ИЛИ, выход и второй вход которого соединены соответственно с вторым выходом и с выходом второго элемента И, первый, «.второй и третий входы которого соединены соответственно с выходом элемента НЕ и с инверсными выходами второго и третьего D-триггеров, инвертирующие входы установки в 1 которых соединены с выходом третьего элемента И, первьш и второй входы которого соединены соответственно с вторым и третьим входами.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864093703A SU1378050A1 (ru) | 1986-07-23 | 1986-07-23 | Пересчетное устройство с контролем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864093703A SU1378050A1 (ru) | 1986-07-23 | 1986-07-23 | Пересчетное устройство с контролем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1378050A1 true SU1378050A1 (ru) | 1988-02-28 |
Family
ID=21247549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864093703A SU1378050A1 (ru) | 1986-07-23 | 1986-07-23 | Пересчетное устройство с контролем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1378050A1 (ru) |
-
1986
- 1986-07-23 SU SU864093703A patent/SU1378050A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №607221, кл. Н 03 К 21/34, 1975. Авторское свидетельство СССР 674220, кл. Н 03 К 21/34, 1976. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4956807A (en) | Watchdog timer | |
SU1378050A1 (ru) | Пересчетное устройство с контролем | |
US3046523A (en) | Counter checking circuit | |
SU1221653A2 (ru) | Пересчетное устройство с контролем | |
SU1424060A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1265993A1 (ru) | Распределитель импульсов с контролем | |
SU1325417A1 (ru) | Устройство дл контрол | |
SU1649523A1 (ru) | Счетчик с контролем | |
SU533894A1 (ru) | Устройство дл нахождени кратных неисправностей в схемах цвм | |
SU1495801A1 (ru) | Устройство дл контрол дешифратора | |
SU1249591A1 (ru) | Запоминающее устройство с самоконтролем | |
SU972515A1 (ru) | Устройство дл контрол блоков управлени операци ми | |
SU506858A1 (ru) | Устройство дл обнаружени ошибок в регистрах процессора | |
SU550632A1 (ru) | Устройство управлени обменом информацией | |
SU1312497A1 (ru) | Устройство дл обнаружени ошибок в кодах | |
SU1487048A1 (ru) | Уctpoйctbo для kohtpoля блokob цифpoboй oбpaбotkи cигhaлob | |
Schneider et al. | Error detection in redundant systems | |
SU401998A1 (ru) | УСТРОЙСТВО дл КОНТРОЛЯ ЦЕПЕЙ УПРАВЛЕНИЯ | |
SU1661840A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1130880A1 (ru) | Устройство дл контрол электрического монтажа | |
EP0473806A1 (en) | Apparatus and method for error detection and fault isolation | |
SU1401593A2 (ru) | Сенсорный переключатель | |
SU1679504A1 (ru) | Устройство дл проверки контактов клавиатуры | |
SU903886A1 (ru) | Устройство дл обнаружени ошибок в блоках контрол процессора | |
SU1015500A1 (ru) | Кольцевой счетчик с устройством обнаружени ошибок |