SU533894A1 - Устройство дл нахождени кратных неисправностей в схемах цвм - Google Patents

Устройство дл нахождени кратных неисправностей в схемах цвм

Info

Publication number
SU533894A1
SU533894A1 SU2029996A SU2029996A SU533894A1 SU 533894 A1 SU533894 A1 SU 533894A1 SU 2029996 A SU2029996 A SU 2029996A SU 2029996 A SU2029996 A SU 2029996A SU 533894 A1 SU533894 A1 SU 533894A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuit
reference circuit
trigger
input
malfunction
Prior art date
Application number
SU2029996A
Other languages
English (en)
Inventor
Виктор Алексеевич Кизуб
Анатолий Георгиевич Криволуцкий
Сергей Николаевич Никифоров
Игорь Владимирович Скворцов
Original Assignee
Предприятие П/Я А-7284
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7284 filed Critical Предприятие П/Я А-7284
Priority to SU2029996A priority Critical patent/SU533894A1/ru
Application granted granted Critical
Publication of SU533894A1 publication Critical patent/SU533894A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

1
Изобретение относитс  к контролю устройств вычислительной техники и может использоватьс  дл  нахождени  кратных неисправностей в схемах, выходы которых независимы (логически не св заны друг с другом). Другой класс схем, дл  которого целесообразно использование изобретени , образуют схемы , узлы которых можно ранжировать В этом случае узел более низкого ранга требует дл  своей проверки исправности узлы более высокого ранга и в то врем  не зависит от состо ни  узлов более низкого ранга.
Известны устройства контрол , содержащие элементы простой сигнализации наличи  двойных неисправностей 1. Однако обнаружение неисправиостей производитс  без указаии  их адресов.
Известно устройство дл  нахождени  неисправностей в схемах, содержащее генератор импульсов, св занный с входом сброса счетчика импульсов и с нулевыми входами триггера последнего разр да счетчика импульсов и триггера останова через нормально разомкнутые контакты кнопки «Сброс, а с единичным входом триггера останова через нормально разомкнутые контакты кнопки «Пуск и неиосредственно с первым входом блокирующего ключа, второй вход которого св зан с единичным выходом триггера останова, а выход подключен к входу запуска счетчика импуль2
сов непосредственно и к первым входам стробирующих ключей через линию задержки, дешифратор , входы которого св заны с выходами разр дов счетчика импульсов, а выходы
подключены к вторым входам стробирующих и управл ющих ключей, причем выходы стробирующих ключей подсоединены через элементы ИЛИ к идентичным входным зажимам эталонной и провер емой схем, схемы несовпадени , первые входы которых подключены к выходным зажимам провер емой схемы, вторые входы - к идентичным выходным зажимам эталонной схемы, а выходы соединены с нервыми входами управл ющих ключей,
св занных своими выходами через схему сборки с пулевым входом триггера останова 2.
Однако отказ эталонной схемы приводит к ложному определению состо ни  нровер емой
схемы. Это снижает достоверность контрол . Целью изобретени   вл етс  повышение достоверности контрол .
Это достигаетс  тем, что в предлагаемое устройство дл  нахождени  кратных неисирааностей в схемах ЦВМ введены индикатор совпадепи , индикатор неисправности эталонной схемы и накапливающий сумматор, при этом одни из входов накапливающего сумматора подключены к выходным залчимам эталонной
схемы, вход тактовых нмиульсов подсоединен
к выходу блокирующего ключа, выходы сос;UiiieiU2i с одними з входов дешифратора, который св за с индикатором неисиравности эталоиной схемы, а входы сброса накапливающего сумматора и счетчика импульсов соединены с нулевым входом триггера останова, причем единичный выход триггера последнего разр да счетчика импульсов подключен к индикатору совпадени , а нулевой выход этого триггера соединен с третьим входом блокирующего ключа.
На чертеже приведена структурна  электрическа  схема предлагаемого устройства.
Провер ема  схема 1 соединена своими входами с идентичными входами эталонной схемы 2 п выходами элементов ИЛИ 3i и Зг. Входы элементов ИЛИ 3i и 3 соединены с выходами стробирующих ключей 4i-4з, одни из входов которых соединены с дещнфратором 5, а другие подключены через липию 6 задержки к выходу блокирующего ключа 7, выход которого также соединен с входом счетчика 8 импульсов. Выходы разр дов счетчика 8 подключены к дещпфратору 5, нулевой выход триггера 9 последнего разр да счетчика импульсов соединен с третьим входом блокирующего ключа 7, второй вход которого соединен с единичным выходом триггера 10 останова, а первый вход - с геператором И импульсов. Генератор 11 св азн через нормально разомкпутые контакты кнопки 12 «Сброс с нулевыми входами триггера 10 останова и триггера 9, а также с входами сброса счетчика 8 импульсов и накапливающего сумматора 13, выходы которого подключены к дешифратору 5. Генератор И импульсов через нормально разомкнутые контакты кнопки 14 «Пуск подключен к триггеру 10 останова. Единичный выход триггера 9 соединен с индикатором 15 совпадени . Первые входы схем 16i и 1б2 несовпадени  соединены с выходами провер емой схемы 1, вторые входы подключены к идентичным выходам эталонной схемы 2. Выходы схем несовпадени  соединены с первыми входами управл ющих ключей 17, вторые входы которых подключены к дешифратору 5, а выходы через схему 18 сборки подсоединены к нулевому входу триггера 10 останова. Один из выходов дешифратора 5 соединен с входом индикатора 19 иеисправности эталониой схемы .
Устройство работает следующим образом.
При нажатии кнопки 12 «Сброс устанавливают;с  в нулевое состо ние триггер 10 останова , счетчик 8 импульсов, триггер 9 последнего разр да и накапливающий сумматор 13. При нажатии кнопки 14 «Пуск триггер 10 останова перебрасываетс  в состо ние «1 и открывает блокирующий ключ 7. Импульсы с выхода генератора И через открытый блокирующий ключ 7 начинают поступать на вход счетчика 8, состо ние разр дов которого дешифрируетс  совместно с состо нием накапливающего сумматора 13. Сигналы с выхода дешифратора 5 стробируютс  в ключах 4 тактовыми импульсами, поступающими с выхода и юкируюнлего ключ; 7 через линшо 6 задержки . Стробпрованные импульсы объедин ютс  в элементах ИЛИ 3i и 32, которые выдают провер ющие воздействи  на входы эталонной и провер емой схем. При каждом воздействии провер етс  одип из выходов схемы 1.
Дл  проверки какого-то узла схемы 1 требуетс  в общем случае несколько различных
воздействий. Дл  того чтобы проверить этот узел, количество схем несовпадений, подключенных к его выходу, должно быть равно количеству необходимых воздействий. Следовательно , общее количество схем несовпадений
равно количеству всех воздействий, необходимых дл  проверки всех узлов схемы 1.
В случае исправности схемы 1 и эталонной схемы 2 сигналы на идентичных выходах этих схем совпадают между собой, схемы несовпадени  не выдают на своих выходах импульсов , триггер 10 останова остаетс  в состо нии «1, а блокирующий ключ 7 закрываетс  со стороны триггера 9 последнего разр да счетчика только при достижении счетчиком 8 максимального числа. Если на каком-то k-ом выходе (с учетом повторений выходов по числу воздействий) провер емой схемы 1 по вл етс  сигнал, не совпадающий с эталонным, срабатывает А-  схема несовпадени , и при достижении счетчиком 8 числа К дешифратор 5 открывает /С-й управл ющий ключ 17. Йри этом сигнал с выхода К-то управл ющего ключа через схему 18 сборки устанавливает триггер 10 останова в «О. Счетчик 8 прекращает
счет импульсов и при этом фиксирует адрес пеисправного выхода. Перемещение входов k-H схемы несовпадени  но идентичным элементам провер емой и эталонной схем, начина  от выхода, и далее - в глубь неисправного узла, позвол ет обнаружить место неисправности . Так все элементы, расположенные между неисправным элементом и выходом, дают несовпадение на К-ом такте работы счетчика 8, а элементы, расположенные до места
неисправности, дают совпадение сигналов.
Таким образом, может быть обнаружено любое число неисправностей в провер емой схеме. Элемент, на входах которого сигналы совпадают, а на выходе не совпадают - неисправен .

Claims (2)

  1. При неисправности эталонной схемы 2 иснравные провер емые схемы 1 будут ложно браковатьс , а если неисправность эталонной схемы 2 совпадает с неисправностью провер емой схемы 1, то неисправна  провер ема  схема будет ложно приниматьс  за исправную. Чтобы обеспечить достоверность проверки и в этих случа х, в устройстве введен накапливающий сумматор 13. Он производит сложение выходпых кодов эталонной схемы на каждом такте. Состо ние разр дов накапливающего сумматора 13 дешифрируетс  совместно с состо нием счетчика импульсов 8. Если эталонна  схема 2 на К-ом такте выдает на выходах искаженный код, то это вызывает искажение на этом такте суммы накапливающего сумматора 13, а несоответствие этой суммы состо нию счетчика 8 приводит к срабатыванию индикатора 19 неисправности эталонной схемы 2,- к отсутст1вию следующих сигналов воздействий на входах схемы 1 и эталонной схемы 2. При этом триггер 10 останова перебрасываетс  в «О, блокирующий ключ 7 закрываетс , а счетчик 8 фиксирует адрес неисправного выхода эталонной схемы. Если неисправность эталонной схемы 2 совпадает с неисправностью провер емой схемы 1, то дриггер 10 останова не сбрасываетс  в «О со стороны схемы 18сборки, срабатывание счетчика продолжаетс  до установки в «1 триггера 9 последнего разр да, по дешифраци  состо ний счетчика 8 не происходит из-за искажений суммы накапливающего сумматора 13 на К-ом такте. При этом искаженна  сумма остаетс  до конца проверки и служит кодом неисправности эталонной схемы. Предлагаемое устройство позвол ет отыскивать в схемах неисправности любой кратности , при этом самопровер етс  эталонна  схема . Устройство может быть использовано дл  нахождени  многократных неисправностей в двух провер емых схемах. Дл  этого эталонна  схема замен етс  второй провер емой схемой. Это повышает интенсивность контрол  схем, что особенно важно в процессе их производства. Формула изобретени  Устройство дл  нахождени  кратных пейсправностей в схемах ЦВМ, содержащее генератор иМПульсов, св занный с входом сброса счетчика импульсов и с нулевыми входами триггера последнего разр да счетчика импульсов и триггера останова через нормально разомкнутые контакты кнопки «Сброс, а с единичным входом триггера останова через нормально разомкнутые контакты кнопки «Пуск и непосредственно с первым входом Т}Лв; йрующего ключа, второй вход которого св зан «диничным выходом триггера останова, а выход подключен через линию задержки к первым входам стробирующих ключей и непосредственно к входу запуска счетчпка импульсов, выходы разр дов которого соединены через дешифратор с вторыми входами стробирующих и управл ющих ключей, причем выходы стробирующих ключей подсоединены через элементы ИЛИ к идентичным входным зажимам эталонной и провер емой схем, выходные зажимы которых через соответствующие последовательно соединенные схемы несовпадени , управл ющие ключи и схему сборки подключены к нулевому входу триггера останова, отличающеес  тем, что, с целью повышени  достоверности контрол ,в пего введены индикатор совпадени , индикатор неисправности эталонной схемы, и накапливающий сумматор , при этом одни из входов на:капливающего сумматора подключены к выходным зажимам эталонной схемы, вход тактовых импульсов подсоедипеп к выходу блокирующего ключа, выходы соедипепы с одними из входов дещифратора, который св зан с индикатором неисправности эталонной схемы, а входы сброса накапливающего сумматора и счетчика импульсов соединены с пулевым входом триггера останова, единичный выход триггера последнего разр да счетчика импульсов подключен к индикатору совпадени , а нулевой выход этого триггера соединен с третьим входом блокирующего ключа. Источники информации, прин тые во внимание при экспертизе. 1.Авт. св. СССР ЛЬ 378852, кл. G 06F 11/00, 1973.
  2. 2.Авт. св. СССР Л° 238236, кл. G 06F 15/46, 1967 (прототип).
    Г
    ч/
    1/ у /
    ГТГПГ//1 - ,.,-,.- - p ij--iJ i Li:..
    ti
SU2029996A 1974-05-22 1974-05-22 Устройство дл нахождени кратных неисправностей в схемах цвм SU533894A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2029996A SU533894A1 (ru) 1974-05-22 1974-05-22 Устройство дл нахождени кратных неисправностей в схемах цвм

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2029996A SU533894A1 (ru) 1974-05-22 1974-05-22 Устройство дл нахождени кратных неисправностей в схемах цвм

Publications (1)

Publication Number Publication Date
SU533894A1 true SU533894A1 (ru) 1976-10-30

Family

ID=20586451

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2029996A SU533894A1 (ru) 1974-05-22 1974-05-22 Устройство дл нахождени кратных неисправностей в схемах цвм

Country Status (1)

Country Link
SU (1) SU533894A1 (ru)

Similar Documents

Publication Publication Date Title
US4342112A (en) Error checking circuit
SU533894A1 (ru) Устройство дл нахождени кратных неисправностей в схемах цвм
US3056108A (en) Error check circuit
SU484521A1 (ru) Устройство дл обнаружени ошибок в цифровых автоматах
SU1378050A1 (ru) Пересчетное устройство с контролем
SU1141414A1 (ru) Устройство дл контрол цифровых узлов
SU970283A1 (ru) Устройство дл поиска неисправностей в логических узлах
SU437227A1 (ru) Двоичный счетчик с устройством дл обнаружени сбоев
SU441532A1 (ru) Устройство дл обнаружени неисправностей в логических схемах
SU1265993A1 (ru) Распределитель импульсов с контролем
SU481898A1 (ru) Устройство дл проверки схем сравнени двоичных чисел
SU409394A1 (ru) Устройство проверки тракта системы связи с импульсно-кодовой модуляцией
SU1295399A2 (ru) Устройство дл контрол цифровых узлов
SU1424060A1 (ru) Запоминающее устройство с самоконтролем
SU656076A1 (ru) Устройство дл поиска неисправностей в дискретных объектах
SU370629A1 (ru) УСТРОЙСТВО дл АВТОМАТИЧЕСКОЙ ПРОВЕРКИ ПРЕОБРАЗОВАТЕЛЕЙ «УГОЛ — КОД»
SU714503A1 (ru) Устройство дл контрол пам ти
SU1325417A1 (ru) Устройство дл контрол
SU1160414A1 (ru) Устройство дл контрол логических блоков
SU1035803A2 (ru) Обнаружитель ошибок пересчетного устройства
SU1128267A1 (ru) Устройство дл контрол цифровых блоков
SU363215A1 (ru) Двоичный счетчик с контролем ошибок
SU1265859A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU1111168A1 (ru) Устройство дл формировани и регистрации сигналов неисправности
SU944123A1 (ru) Устройство дл измерени коэффициента ошибок