SU1295399A2 - Устройство дл контрол цифровых узлов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и автоматике, может быть использовано при разработке средств контрол  и диагностировани  .цифровых узлов и  вл етс  усовершенствованием изобретени  по авт. св. № 488210. Цель изобретени  - повь пение быстродействи  при поиске неисправностей цифровых узлов с обратными св з ми. Устройство содержит блок 1 управлени , блок 2 пам ти, распределитель 3, коммутатор 5, первый регистр 7, выполненный на счетных триггерах , первый блок 8 сравнени , второй регистр 9 и второй блок 10 сравнени . Распределитель 3 содержит пер (Л 1ЧЭ Риг..1

Description

вый счетчик 11, третий регистр 12, выполненный на RS-триггерах, генераторы 13 одиночных импульсов и элемент ИЛИ 14. Входна  последовательность двоичных символов, поступающа  с контролируемого цифрового узла, подаетс  на входы коммутатора 5, обеспечива  совместно со счетчиком I1 формирование на триггерах регистра 7 контрольного числа. Разр ды полученного контрольного, числа обладают свойствами контрольных разр дов кода Хэмминга дл  контролируемой двоичной последовательности. Полученное число сравниваетс  с эталонным, считываемым из блока 2 пам ти. В случае, если коды не сравнились, что свидетельствует о неисправности цифрового узла , производитс  проверка всех контрольных точек, и на регистре 9 оказываетс  минимальный двоичный код, со- ртветствующий неисправной контрольной точке, реальный номер которой зафиксирован в блоке 1 управлени . При контроле цифровых узлов, дл  которых характерно возникновение однобитовых неисправностей, при их наличии, после проверки одной контрольной точки состо ние выходов блока 8 сравнени  фактически оказываетс  пропорциональ1

Изобретение относитс  к вычислительной технике и автоматике, может быть использовано при разработке средств контрол  и диагностировани  цифровых узлов и  вл етс  усовершенствованием изобретени  по авт.св. № 488210.

Целью изобретени   вл етс  повьшге ние быстродействи  при поиске неисправностей .

На фиг.1 представлена структурна  схема устройства дл  контрол  цифровых узлов; на фиг.2 - временна  диаграмма формировани  контрольного числа.

Устройство дп  контрол  цифровых узлов содержит блок 1 управлени , блок 2 пам ти, распределитель 3 импульсов , вход 4 синхронизации которого  вл етс  первым входом устройстным номеру искаженного символа в двоичной последовательности. Поскольку в синхронных схемах цифровых узлов искажение, возникшее в какой-либо точке схемы в данном такте, не приводит к искажению состо ни  других точек схемы до по влени  следующего синхроимпульса, точка, исказивша с  первой, и  вл етс  источником ошибки Минимальный двоичный код на регистре 9, свидетельствующий о наименьшем номере искажённого символа дл  соответствующей контрольной точки по сравнению с другими, указывает на эту точку как на источник возникновени  однобитовой ошибки. При контро- ле узлов с обратными св з ми, дл  которых характерно возникновение однобитовой ошибки, при наличии нескольких входов элемента на проверку подключаютс  только точки цепи, начинающейс  с входа, дл  которого на регистре 9 зафиксировано минимальное двоичное число среди других входов, соответствующих одному выходу. Таким образом осуществл етс  исключение проверок лишних логических цепей и увеличиваетс  быстродействие процесса локализаудии неисправности. 2 з.п. ф-лы, 2 ил, 2 табл.

ва, коммутатор 5, управл ющие входы которого соединены с выходами распределител  3, а информационный вход  вл етс  вторым входом 6 устройства,

первый регистр 7, входы которого св заны с выходами коммутатора 5, первый блок 8 сравнени , перва  группа входов которого подключена к группе выходов блока 2 пам ти, вторые входы

соединены с выходами первого регистра 7, а выход несравнени  св зан с блоком 1 управлени . Кроме того, устройство содержит второй регистр 9 и второй блок 10 сравнени , группа информационных входов второго регистра 9 св зана с группой выходов поразр дного сравнени  блока 8 сравнени  и первой группой входов блока 10 сравнени  . Втора  группа входов блока 10

сравнени  соединена с группой выхо3 1295399 .4

дов второго регистра 9. Распредели- ,Таким образом, в процессе работы

тель 3 импульсов срдержит счетчик 11,счетчика 11 включаютс  его выходные

регистр-Л 2, группу генераторов 13состо ни , определ емые по формуле

одиночного импульса и элемент ИЛИ 14.. N 2 , где i 2,3,..., при этом выБлок 1 управлени  содержит элемент5 ходное состо ние 2 подмен етс  сосШЩ 15, счетчик 16, элемент И 17,то нием 2 + 1.

кнопку 18 начальной установки, ре-Например, дл  четырехразр дного

гистр 19, элемент 20 задержки, инфор-счетчика длина входной последовательмационный и управл ющий входы 21 иности двоичных символов должна быть

22, выход 23 номера неисправной 0 равна 11, а счетчик 11 при работе

точки.проходит следующие состо ни : 0010 Устройство дл  контрол  цифровыхисходное, состо ние, второй разр д

узлов работает следующим образом..счетчика исходно устанавливаетс  в

Перед началом проверки первойединицу; 0011 - после поступлени 

контрольной точки цифрового узла пу- первого тактового импульса; 0101 тем нажати  на кнопку 18 производит-после поступлени  второго тактового

с  исходна  установка узлов и блоковимпульса, при этом третий разр д

устройства. При этом сбрасываютс  всчетчика, установившись в единицу,

нулевое состо ние регистры 7, 12 ив результате счета обеспечивает пу19 , счетчик 16 и все разр да, кроме тем формировани  перепада из О в

второго, счетчика И, а второй раз- 1 на выходе соответствующего RSр д счетчика I1 и все разр ды регист-триггера регистра 12 и запуска генера 9 устанавливаютс  в единичные сое-ратора 13 одиночного импульса устато ни . Входна  последовательностьновку сигналом с выхода первого эледвоичных символов, поступающа  намента ИЛИ 14 в единицу первого разр вход 6 устройства, с контролируемогода счетчика 11; 0110 - после поступцифрового узла подаетс  на информаци-лени  третьего тактового импульс ;

онные входы коммутатора 5. Синхронно0111 - после поступлени  четвертого

с символами последовательности натактового импульса; 1001 - после посвход 4 устройства поступают тактовыетуплени  п того тактового импульса

импульсы, обеспечивающие работу счет-и т.д.

чика 11 в счетном режиме.В первом разр де регистра 7 формиСботношение между числом символовруетс  дополнение до четности числа

во входной последовательности и соот-символов, выбираемых из входной посветствующей разр дностью счетчика 11 ледовательности в моменты равенства

определ етс  формулойединице первого разр да счетчика 11.

„к .„ . VВо втором разр де формируетс  допол нение до четности числа символов,

где m - число символов входной после-выбираемых из последовательности в

40

довательности;моменты равенства единице второго К - число разр дов счетчика 1I.разр да счетчика 11. Разр ды полу- В процессе поступлени  синхросиг-ченного на регистре 7 контрольного налов на счетный вход счетчика 11числа обладают свойствами контроль- при установке каждого, начина  с .ных разр дов кода Хэмминга дл  конт- третьего, разр да счетчика 11 в еди- ролируемой двоичной последовательницу осуществл етс  установка в еди-ности.

ницу соответствующего разр да регист-В табл. I и на фиг.2 приведен

ра 12, составленного из RS-триггеров.пример формировани  контрольного чисПо перепаду из О в I на выходела на регистре 7 дл  входной последокаждого из RS-триггеров, который воз -вательности 100П010110.

никает один раз в течение времениКонтрольное число, сформированпроверкй одной контрольной точки,ное на регистре 7, равно 0101.

осуществл етс  запуск соответствую-Признаком окончани  формировани 

щего генератора 13 одиночного импуль-контрольного числа и конца проверки

са. Импульс с выхода генератора 13 данной контрольной точки  вл етс 

проходит через первый элемент ИЛИ 14сигнал переполнени  счетчика И. На

и производит установку в единицу пер-блоке 8 происходит сравнение сформивого разр да счетчика 11.рованнсго на регистре 7 контрольного

числа и эталонного числа, считанного из блока 2 пам ти по адресу, соответствующему данной контрольной точке . Номер контрольной точки (адрес контрольного числа в блоке 2 пам ти ) определ етс  содержимым счетчика 16. При последовательной проверке контрольных точек формирование адресов осуществл етс  путем прибавлени  единиц по счетному входу счетчика 16 сигналом переполнени  счетчика iI, проход щего через элемент ИЛИ 15 и элемент 20.

При совпадении сформированного контрольного числа и числа, сч тан ного из блока 2 пам ти, на выходах поразр дного сравнени  и выходе несравнени  блока 8 по вл ютс  уровни логического нул . Информаци  с выходов поразр дного сравнени  блока 8, поступа  на первые входы блока 10, сравниваетс  с информацией, хран щейс  на регистре 9. Так как в регистр 9 записываетс  единична  информаци  по всем разр дам (максимальное значение кода), то при сравнении чисел на блоке 8 код, хран щийс  в регистре 9, всегда оказываетс  больше кода на выходах поразр дного сравнени  блока 8 (на всех его выходах при сравнении уровни логического нул ) и на выходе блока 10 вырабатываетс  сигнал уровн  логической единицы.

На вход элемента И I7 поступает сигнал переполнени  счетчика II, сигнал с выхода несравнени  блока 8 и сигнал с выхода блока 10. Импульс на выходе элемента И 17 может сформироватьс  только при совпадении единичных уровней этих сигналов. Дл  формировани  импульса после окончани  формировани  контрольного числа дл  данной контрольной точки (момент, определ емый единичным уровнем сигнала переполнени  счетчика 11) должно произойти несравнение полученного на регистре 7 контрольного числа и числа , считанного из блока 2 пам ти эталонного дл  данной контрольной точки (единичный уровень на выходе несравнени  блока 8), а также код, сформированный на выходах поразр дного сравнени  блока 8, должен быть меньше кода, хран щегос  в регистре 9 (единичный уровень на выходе блока 10).

Если контролируемый цифровой узел исправен, значени  контрольных чисел

5

0

5

0

5

0

5

0

5

сформированных дл  всех его контрольных точек, совпадают с эталонными значени ми, хран щимис  в блоке 2 пам ти. При этом после проверки каждой контрольной точки сигнал переполнени  счетчика 11 проходит через элемент ИЛИ 15 и элемент 20, обеспечива  прибавление единицы к содержимому счетчика 16 и исходную установку счетчика 11 и регистров 7 и 12. На выходе элемента И 17 во врем  проверки исправного цифрового узла не сформируетс  ни один импульс, т.е. регистры 9 и 19 после окончани  проверки останутс  в исходном состо нии. Нулева  информаци  в регистре 19 по выходу 23 устройства после окончани  проверки цифрового узла свидетельствует о том, что контролируемый цифровой узел исправен.

Если при проверке контрольной точки не происходит сравнени  на блоке 8 и двоичньй код, хран щийс  в регистре 9, оказываетс  больше кода на вьжодах поразр дного сравнени  блока 8, то сигнал переполнени  счетчика 11 проходит через элемент И 17 и обеспечивает прием на регистр 9 информации с блока 8, а на регистр 19 - информации о номере контрольной точки со счетчика 16. В любом другом случае прием на регистры 9 и 19 не вырабатываетс .

Через врем , определ емое элементом 20 задержки и превьшающее врем  работы блоков 8 и 10, сигнал переполнени  обеспечивает прибавление единицы к счетчику 16 и сброс регистров 7 и 2, а также счетчика 11, кроме его второго разр да, который устанавливаетс  в единицу. Указанна  процедура проделываетс  дл  всех контрольных точек цифрового узла. После проверки всех точек на регистре 9 оказываетс  минимальный двоичньй код, соответствующий неисправной контрольной точке, реальный номер которой фиксируетс  на регистре 19.

При каэнтрохге цифровых узлов, дл  которых характерно возникновение однобитовых неисправностей, при их на- лич:ии после проверки одной контрольной точки состо ние выходов поразр дного сравнени  блока 8 фактически оказываетс  1ропорционально номеру искаженного в двоичной последовательности . Это обуславливаетс  тем, что в устройстве используютс 

контрольные числа, сформированные в виде контрольных разр дов кодов Хэм- минга дд  входных последовательностей .

В табл.2 показано на примере рассмотренной входной последовательности как в зависимости от номера искаженного символа мен етс  значение формируемых контрольных чисел, а также состо ние выходов поразр дного сравнени  блока 8 после сравнени  сформированного контрольного числа с эталонным контрольным числом 0101.

Поскольку в синхронш 1х схемах цифровых узлов искажение, возникшее в какой-либо точке схемы в данном такте, не приводит к искажению состо ни  других точек схемы до по влени  следующего синхроимпульса, точка , исказивша с  первой, и  вл етс  источником ошибки. Минимальный двоичный код на регистре 9, свидетельствующий о наименьшем номере искаженного символа дл  соответствующей контрольной точки по сравнению с другими , указывает на эту точку как на источник возникновени  однобитовой ошибки. Реальный номер данной контрольной точки, зафиксированный на регистре 19, присутствует на вьгх;оде 23 устройства. Информаци  с выхода 23 используетс  потребител ми устройства дл  определени  номера неисправной контрольной точки,  вл ющейс  первоисточником ошибки.

В процессе локализации дефекта цифрового узла с помощью предлагаемого устройства нет необходимости последовательно подключать на контроль все его точки. В случае разветвленных логических цепей подключение к устройству контрольных точек дл  проверки осзтцествл етс  последовательно от выходов элементов узла к их .входам. При этом номер, подлежащий контролю точки, через входы 2 и 22 (вход 21 - информационный, вход 22 - управл ющими) устройства записываетс  на счетчик 16, обеспечива  считывание из блока 2 пам ти соответствующего эталонного числа. После проверки всех элементов цепи узла без обратных св зей определ етс  элемент , контрольна  точка выхода коте- рого неисправна, а контрольные точки входов исправны, т.е. производитс  локализаци  неисправности. При конт

роле узлов с обратными св з ми, ,цл  которых характерно возникновение однобитовой ошибки, при наличии нескольких входов элемента на проверку подключаютс  только точки цепи, на- чинакицейс  с входа, дл  которого на регистре 9 зафиксировано минимальное двоичное число среди других входов , соответствующих одному выходу, и номер которого зафиксирован в регистре 19.

Таким образом осуществл етс  исключение проверок лишних логичес- . ких цепей и увеличиваетс  быстродействие процесса локализации неисправности .

20

25

Claims (3)

1. Устройство дл  контрол  цифровых узлов по авт. св. № 488210, о т- л.ичающеес  тем, что, с целью повьшени  быстродействи  при

40

поиске неисправностей, в него дополнительно введены второй регистр и второй блок сравнени , причем группа выходов результата сравнени  первого блока сравнени  подключена к группе

30 информационных входов второго регистра и первой группе информационных входов второго блока сравнени , втора  группа информационных входов которого подключена к группе разр дных

35 выходов второго регистра, вход разрешени  приема информации и установочный вход которого соединены соответственно с третьим и четвертым выходами блока управлени , второй вход которого соединен с выходом неравенства второго блока сравнени , третий вход блока управлени  соединён с выходом распределител  импульсов, второй выход блока управлени  соединен

45 с вводом начальной установки распределител  импульсов.

2. Устройство по п.1, о т л и - чающеес  тем, что блок управлени  содержит элемент ИЛИ, элемент задержки, счетчик, элемент И, регистр и кнопку начальной установки причем выход элемента ИЛИ через элемент задержки соединен со счетным входом счетчика, вход начальной уста55 новки которого объединен с входом начальной установки регистра и первым входом элемента ШМ и подключен к выходу кнопки начальной установки.

50

91

выход элемента И соединен с входом разрешени  приема регистра, выход счетчика соединен с информационным входом регистра и  вл етс  первым выходом блока, выходы элементов задержки , элемента И и кнопки начальной установки  вл ютс  соответственно вторым, третьим и четвертым выходами блока, выход регистра  вл етс  выходом номера неисправной точки устройства, первый, второй и третий входы элемента И  вл ютс  соответственно вторым, первым и третьим входами блока, второй вход элемента ШШ объединен с третьим входом элемента И, вход предварительной установки и вход разрешени  счетчика  вл ютс  соответственно четвертым и п тым входами блока.

1

О О 1

О 1

О 1 1 О

001 1 0101 0110 0111 1001 010 1011

поо

1101 1110 МП

Ш

9539910

3. Устройство по П.1, отличающеес  тем, что распределитель импульсов содержит счетчик, регистр , группу генераторов одиноч- 5 ного импульса и элемент ИЛИ, причем выходы разр дов счетчика с первого по п-й соединены с соответствзгклцими входами регистра, выходы которогэ соединены с входами соответствующих генераторов одиночного импульса, выходы которых подключены к соответст- вукнцим входам элемента ИЛИ, выход которого соединен с установочным входом счетчика, счетный вход которого  вл етс  тактовым входом устройства , вход сброса регистра объединен с входом с(5роса счетчика и  вл етс  входом начальной установки распределител , переполнени  счетчика  вл етс  выходом распределител .

Таблица 1

f5

20

ООП ООП ООП 0100 1101 1 101

оно

0110 1011 0101 0101

618/55

Тираж 673Подписное

ВНИШШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4