SU1624453A1 - Устройство дл контрол коммутации информационных каналов - Google Patents

Устройство дл контрол коммутации информационных каналов Download PDF

Info

Publication number
SU1624453A1
SU1624453A1 SU884445773A SU4445773A SU1624453A1 SU 1624453 A1 SU1624453 A1 SU 1624453A1 SU 884445773 A SU884445773 A SU 884445773A SU 4445773 A SU4445773 A SU 4445773A SU 1624453 A1 SU1624453 A1 SU 1624453A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
output
input
elements
comparison
Prior art date
Application number
SU884445773A
Other languages
English (en)
Inventor
Анатолий Моисеевич Заяц
Олег Николаевич Попик
Original Assignee
Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское высшее училище радиоэлектроники противовоздушной обороны filed Critical Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority to SU884445773A priority Critical patent/SU1624453A1/ru
Application granted granted Critical
Publication of SU1624453A1 publication Critical patent/SU1624453A1/ru

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в автоматизированных комплексах обработки данных дл  подключени  информационных каналов к аппаратуре обработки с одновременным обеспечением контрол  работоспособности и локализации неисправного коммутационного элемента. Целью изобретени   вл етс  повышение достоверности контрол . С этой целью в устройство, содержащее распределитель импульсов, дешифратор , группу из п элементов И, где п - количество коммутируемых каналов, элемент ИЛИ, триггер, группу из 1+1 мультиплексоров , где I - разр дность коммутируемых каналов, и группу из п блоков сравнени , введены втора  группа из 1-Й элементов И, группа из 1+1 элементов ИЛИ. группа из k элементов И (к Ig I J 1), приоритетный шифратор, сумматор по модулю два, элемент И, два элемента ИЛИ- НЕ и элемент НЕ. 1 ил ё О ГО сл

Description

Изобретение относитс  к вычислитель ний технике и может быть использовано в автоматизированных комплексах обработки данных дл  подключени  информационных каналов к аппаратуре обработки с одновременным обеспечением контрол  работоспособности и локализации неисправного коммутационного элемента
Целью изобретени   вл етс  повышение достоверности контрол .
На чертеже приведена функциональна  схема устройства.
Устройство дл  коммутации информационных каналов содержит (1+1) мультиплексоров 1, распределитель 2 импульсов, .элемент И 3, дешифратор 4, группу из п-бло- кон 5 сравнени  по (1+1) элементен сравнени  в каждом, вторую группу из (Н- .) элементов И б, элемент ИЛИ 7, группу из (i+ Н) элементов ИЛИ 8, первый элемент ИЛИ- НЕ 9, приоритетный шифратор 10, сумматор 11 по модулю два, триггер 12, второй элемент ИЛИ-НЕ 13, третью группу из К элементов 14, первую группу из п элементов И 15. элемент НЕ 16, и имеет выход 17 синхронизации устройства, группу информационных выходов 18, выход 19 признака оциночной ошибки устройства, выход 20 признала многократной ошибки устройства , группу выходов 21 номера искаженного разр да в коммутируемом канапе, группу выходов 22 номеров коммутируемого канале , ь котором произошла ошибка, группу синхрозходов 23 устройства, группу инфор- - ционных входов 24 устройства.
Устройство работает следующим образом .
На инфзрмэчионны 9 входы 24 устрой- поступают дьои-4ные сигналы г каналов оазр дностч I г ждый, сопровождаемые сичхросигчалами, поступающими на синх- 23 устройства, при этом на одноименные разр ды п КпИалов. Адресный код с выхода распределител  2 (в исходном состо нии на выходе распределител  устаьаз- лисаетс  чод единицы) поступает на адресные входы мультиплексоров 1. В результате информационные разр ды канала и синхросигналы с номером, соответствующим числу в адресном коде, коммутируютс  мультиплексорами 1 на первые входы элементов 6 второй группы. С помоичкю дешифратора 4 производитс  расшифровка текущего состо ни  счетчика по мере поступлени  импульсов счета и после формм- ровгчм  на его выходе кода, равного п следующим синхроимпульсам, за счет обратной св зи он устанавливаетс  в состо ние Г. В каждом текущем такте формируетс  единичный (стробмруощий)
сигнал на одном из выходов дешифратора 4, с помощью которого стробируютс  все (1+1) блок 5 сравнени  из соответствующей группы .
Дешифратор 4 формирует сигнал лог. 1 на выходе, относ щемс  к каналу, выбранному распределителем 2 импульсов. Этот сигнал поступает на стробирующий вход соответствующего блока 5 сравнени . Выбранный блок 5 сравнени  производит попарное сравнение одноименных двоичных сигналов, поступающих на его информационные входы с выходов мультиплексоров и со входов 23 и 24 выбранного канала. Если отсутствуют неисправности в мультиплексорах 1 и правильно осуществлена коммутаци  каналов, то на выходе выбранного блока 5 сравнени  формируетс  (1+1) нулевых сигналов.
С выхода элемента 9 формируетс  единичный сигнал, который устанавливает триггер 12 в нулевое состо ние и свидетельствует об отсутствии ошибки в работе устройства . Единичный сигнал на выходе триггера 12 открывает элементы 6 второй группы и неискаженное информационное слово совместно с синхросигналом скомму- тированного канала поступает на выходы 18 и 17 соответственно. Одновременно единичный сигнал с выхода триггера 12 через открытый элемент 3 разрешает формирование следующего адресного кода на выходе распределител  2 импульсов. Так как в работе устройства отсутствуют ошибки, то на выходах 19, 20, 21 и 22 устройства присутствуют нулевые сигналы, свидетельствующие об отсутствии ошибок в ходе коммутации.
В работе устройства могут возникать неисправности, про вл ющиес , например, как константные неисправности типа О ипи 1 на выходах 17 и 18 устройства или ошибки э коммутации любого из мультиплексоров , про вл ющиес  наличием на его выходе двоичных сигналов невыбранного канала. При этом происходит искажение в информационном слове, которое должно быть выдано на выходы устройства 17 и 18, причем эти искажени  могут вызывать как одиночные, так и многократные ошибки в слове.
В случае, если произошло искажение одного разр да в коммутируемом (одиночна  ошибка), то на выходе одного из элементов 8 группы по витс  единичный сигнал, который вызовет на выходе сумматора 11 по модулю два также единичный сигнал. С выхода шифратора 10 поступит адресный код, содержащий номер разр да, в котором произошло искажение. Этот код через открытые элементы И 14 третьей трупмы поступает на выходы 21 устройства. На выход 22 поступает номер скоммутирован- ного канала в разр де которого произошла ошибка. На выход 19 поступает сигнал признака одиночной ошибки.
В случае многократной ошибки единичный сигнал поступает с нескольких элементов 8 группы. На выходе сумматора 11 присутствует нулевой сигнал и на выходы 21 поступает нулевой код, однако номер канала , в котором произошла многократна  ошибка, выдаетс  с выходов элементов 15 третьей группы на выходы 22 устройства. С выхода 20 устройства снимаетс  единичный сигнал признака многократной ошибки.
При возникновении ошибки любой кратности триггер 12 устанавливаетс  в единичное состо ние, чем предотвращаетс  выдача искаженной информации на выходы 18 устройства.
Дополнительно рассмотрена работа устройства в трех возможных ситуаци х:
1)при коммутации информационных каналов и отсутствии ошибок а выдаваемом информационном слове:
2)при коммутации информационных каналов и наличии однократной ошибки в выдаваемом информационном слове;
3)при коммутации информационных каналов и наличии многократной ошибки в выдаваемом слове.
Дл  примера выбрана разр дность информационных слов I 4.
Если при предыдущей коммутации информационного канала (с номером j 1) отсутствовали ошибки в передаваемом слове , то состо ние основных элементов устройства следующее: триггер 12 находитс  в нулевом состо нии, на выходе элемента 9 высокой уровень, на выходе распределител  2 сформирован позиционный адресный канала. Таким образом, информационные входы 24 и входы 23 синхроимпульсов J-ro канала через соответствующие мультиплексоры 1 коммутированы на их выходы .
С выходов мультиплексоров 1 сигналы поступают на вход элемента 7. С его выхода сигнал высокого уровн  поступает на вход R триггера 12, на входе S которого также присутствует высокий уровень, поступающий с выхода элемента 9, так как ошибки в передаваемом слове отсутствуют и со всех (1+1) элементов сравнени  j-ro блока 5 через соответствующие элементы 8 группы на входы элемента 9 поступают нулевые сигналы. Так как дл  триггера 12, построенного на логических элементах И-НЕ, входна  комбинаци  из двух высоких уровней не измен ет состо ни  его выходов, то триггер 12 остаетс  в нулевом состо нии и коммутируема  информаци  совместно с синхроимпульсом передаетс  через открытые элементы 6 группы на выходы 18i, .. , 184 и 17устройст- 5 ва. Синхроимпульс, сопровождающий информацию через открытый элемент 3, поступает на вход распределител  2 и на его выходах формируетс  очередной адресный код С+1}-го канала.
10 1.2) Пусть в третьем разр де С+1Н° канала произошла ошибка, т.е. на вход мультиплексора 1з с (j+1)-ro информационного канала поступает сигнал низкого уровн , а на его выходе из-за неисправности сформи15 рован сигнал высокого уровн . В этом случае с элемента 5j+1,3 блока 5 на один из входов элемента 9 поступает сигнал высокого уровн . С выхода элемента 9 на вход S триггера 12 поступит сигнал низкого уров0 н , а на R вход триггера 12 с выхода элемента 7 поступает сигнал высокого уровн , который переведет триггер 12 в единичное состо ние. Тем самым сигналом низкого уровн  с нулевого выхода триггера 12 за5 крываютс  элементы 6 группы и на выходы
18) 184 устройства искаженное слово (с
ошибкой в третьем разр де) выдано не будет .
Одновременно с формированием сигна0 ла низкого уровн  с выхода элемента 9 на выходе сумматора 11 формируетс  сигнал высокого уровн  ПРИЗНАК ОДИНОЧНОЙ ОШИБКИ, который выдаетс  на соответствующий выход 19 устройства, а также откры5 вает элементы 14 группы, и позиционный код номера разр да, в котором произошла ошибка (в данном случае 3), выдаетс  на
выходы 12i21k устройства.
Единичный сигнал с выхода элемента 16
0 открывает элементы 15 группы, через которые на выходы 22i22П выдаетс  номер
канала, в котором произошла ошибка в виде единицы в соответствующем разр де (в рассматриваемом случае на выходе 22j+i).
5После окончани  действи  сигналов с
выходов мультиплексоров 1, с выхода элемента 9 будет поступать сигнал высокого уровн , триггер 12 устанавливаетс  в нулевое состо ние, на выходе распределител  2
0 будет сформирован позиционный адресный код очередного (j+2)-ro канала и устройство будет готово к коммутации информации этого канала.
1.3) Пусть ошибка возникла в 3 и 4 раз5 р дах коммутируемого G+m) канала. Функционирование основных элементов будет осуществл тьс  как и в случае 1.2 за исключением того, что на выходе элемента 13 будет сформирован сигнал МНОГОКРАТНОЙ ОШИБКИ и в этом случае будет выдаватьс 
номер канала на выходах 22i,. , 22П, где эти ошибки произошли. Номер разр да с выходов 211 2U выдаватьс  не будет, так
как эта ошибка многократна  и элементы 14, .. , 14k закрыты нулевым сигналом с выхода сумматора 11.
Коммутаци  синхроимпульсов осуществл етс  мультиплексором 1i группы, которые поступают параллельно с информационными сигналами по каждому каналу При этом синхроимпульсы по времени перекрывают окончание передаваемых сигналов и сопровождают в конце передаваемую ин формацию, поэтому синхроимпульс предыдущего канала осуществл ет выработку позиционного кода в распределителе 2 дл  последующего канала,

Claims (1)

  1. Формула изобретени  Устройство дл  контрол  коммутации информационных каналов, содержащее распределитель импульсов, дешифратор, группу из п элементов И (где п количество коммутируемых каналов), элемент ИЛИ, триггер, группу из (1+1) мультиплексоров (где I - разр дность коммутируемых кэна- лов)и группу из п блоков сравнени , каждый из которых содержит (IM) элемент сравнени , причем j и выход распределител  импульсов (1 j И 1) соединен с адресным входом j-ro мультиплексора группы и J-M входом дешифратора i-й выход которого (1 I п) подключен к первому входу i-ro элемента И первой группы, i-й разр д информационного входа первого мультиплек- сооа группы соединен с i-и синхровходом устройства, информационный вход j-ro мультиплексора группы, начина  с второго подключен к j-му информационному входу устройства, перпый информационный вход первого элемента сравнени  i-ro блока сравнени  группы соединен с i-м синх ровходом устройства, первый информационный вход j го элемента сравнени , начина  с Bioporo, i го блока сравнени  группы подключен к i му разр ду j-ro информационного входа устройства, стробирую- щий вход каждого элемента сравнени  i-ro блокга сравнени  группы соединен с i м вы ходом дешифратора а вьиод j го мульти плексора группы подключен к второму
    информационному входу j-ro элемента сравнени  каждого из блоков сравнени  группы, отличающеес  тем, что, с целью повышени  достоверности контрол , в него
    введены втора  группа из (I+ 1) элементов И, группа из (IM) элементов ИЛИ, треть  группа из k элементов И (k Ig 1+1), приоритетный шифратор, сумматор по модулю два, элемент И, два элемента ИЛИ-НЕ и элемент
    НЕ, при этом выход элемента И соединен с входом запуска распределител  импульсов, a i и вход элемента И подключен к i-му син- хровходу устройства, первый и второй входы и выход 1-го элемента И второй группы
    соединены соответственно с выходом j-ro мультиплексора группы, инверсным выходом триггера и j-м входом элемента ИЛИ, выход которого подключен к входу установки 1 триггера, кроме того, инверсный выход триггера соединен с (п+1)-м входом элемента И, выход j-ro элемента сравнени  i-ro блока сравнени  группы подключен к i-му входу j-ro элемента ИЛИ группы, выход j го элемента ИЛИ группы подключен к j-м
    входам первого элемента ИЛИ-НЕ, приоритетного шифратора и сумматора по модулю два, выход первого элемента И второй группы  вл етс  выходом признака синхронизации устройства, выход j-ro элемента И
    второй группы, начина  с второго, образует инфоомационный выход устройства, выход первого элемента ИЛИ Ht соединен с входом установки 0 триггера, первым входом второго элемента ИЛИ- НЕ и нчодом элемента Нг выходы приоритетного шифратора подключены к первым входам одноименных плементов И третьей группы, выходы  вл ютс  выходом номера искаженного разр да устройства, выход
    сумматора по модулю два соединен с вторым входом каждого из элементов И третьей вторым входом второго элемента И ПИ-НЕ и  вл етс  выходом признака одиночной ошибки устройствэ выход элемента
    НЕ подключен к вторым входам элементов И тервой группы, выходы которых образуют выход номера искаженного канала устройства а выход второго элемента ИЛИ-НЕ  вл етс  выходом признака многократной
    0 ошибки vr тройства
SU884445773A 1988-06-21 1988-06-21 Устройство дл контрол коммутации информационных каналов SU1624453A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884445773A SU1624453A1 (ru) 1988-06-21 1988-06-21 Устройство дл контрол коммутации информационных каналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884445773A SU1624453A1 (ru) 1988-06-21 1988-06-21 Устройство дл контрол коммутации информационных каналов

Publications (1)

Publication Number Publication Date
SU1624453A1 true SU1624453A1 (ru) 1991-01-30

Family

ID=21383528

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884445773A SU1624453A1 (ru) 1988-06-21 1988-06-21 Устройство дл контрол коммутации информационных каналов

Country Status (1)

Country Link
SU (1) SU1624453A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Г 395830, кл. G 06 F 13/00, 1971. Авторское свидетельство СССР № 1120333, кл.СОб F 11/00, НОЗ К 17/00. 1984. *

Similar Documents

Publication Publication Date Title
SU1624453A1 (ru) Устройство дл контрол коммутации информационных каналов
SU1295399A2 (ru) Устройство дл контрол цифровых узлов
SU1104589A1 (ru) Устройство дл контрол записи информации в программируемые блоки пам ти
SU1084804A2 (ru) Устройство дл отладки тестов
SU1596336A1 (ru) Устройство дл контрол двух последовательностей импульсов
SU1532958A1 (ru) Устройство дл приема и обработки информации
SU1206982A1 (ru) Устройство дл управлени контролем и реконфигурацией цифровых объектов
SU1376087A1 (ru) Устройство дл тестового контрол и диагностики цифровых модулей
SU1211672A1 (ru) Устройство дл контрол монтажа
SU1264181A1 (ru) Устройство дл контрол БИС
SU1120333A1 (ru) Устройство дл контрол коммутации информационных каналов
SU1091339A1 (ru) Логический анализатор
SU1196692A1 (ru) Устройство дл контрол логических блоков
SU1045230A1 (ru) Устройство дл тестового диагностировани
SU1605236A1 (ru) Резервированное устройство
SU1120326A1 (ru) Микропрограммное устройство управлени
SU1264206A1 (ru) Устройство коммутации дл систем многоканального контрол и управлени
SU960892A1 (ru) Комплексное телемеханическое устройство
SU1550562A1 (ru) Устройство дл приема информации
SU412619A1 (ru)
SU1138809A1 (ru) Устройство дл контрол электрического монтажа
SU1348842A1 (ru) Устройство дл сопр жени внешних устройств с накопителем на магнитной ленте
SU1596337A1 (ru) Устройство дл тестового контрол временных соотношений
SU1343417A1 (ru) Устройство дл контрол цифровых блоков
SU1564066A1 (ru) Информационное устройство