SU1236485A1 - Устройство дл контрол схем сравнени - Google Patents
Устройство дл контрол схем сравнени Download PDFInfo
- Publication number
- SU1236485A1 SU1236485A1 SU843817187A SU3817187A SU1236485A1 SU 1236485 A1 SU1236485 A1 SU 1236485A1 SU 843817187 A SU843817187 A SU 843817187A SU 3817187 A SU3817187 A SU 3817187A SU 1236485 A1 SU1236485 A1 SU 1236485A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- registers
- comparison
- inputs
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при реализации средств тестового диагностировани блоков дискретной техники. Цель изобретени - повьшение достоверности контрол . Устройство содержит два регистра, триггер, генератор тактовых импульсов, блок контрол , эталонную схему сравнени ,два элемента И, элемент ИЛИ, два элемента ИЛИ-НЕ. Блок контрол содержит элемент сравт нени и элемент И. Проверка схемы : сравнени продолжаетс до тех пор, пока в регистрах не сформируютс нулевые наборы, Если в процессе контрол схема сравнени вьщает неправильный сигнал, блок контрол формирует сигнал ошибки, который поступает на выход устройства. 1 Ил. . i (Л 1С со О) 4 С сл
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при реализации средств тестового диагностировани блоков дискретной техники. .
Целью изобретени вл етс повышение достоверности контрол .
. На чертеже приведена функциональна схема устройства дл контрол схем сравнени ..
Устройство дл контрол схем сравнени содержит контролируемую схему
1сравнени , эталонную схему 2 сравнени , первый 3 и второй 4 регистры, триггер 5, генератор 6 тактовых им- пульсов, блок 7 контрол , содержащий лемент 8 сравнени и первый элемент
И 9, второй 10 и третий 11 элементы И первый 12 и второй 13 элементы ИЛИ- НЕ, элемент ИЛИ 14, вход 15 началь- ной установки, вход 16 пуска.
Вход 16 пуска устройства соединен с первым входом триггера 5, выход которого соединен с входом генератора 6 тактовых импульсов, выход кото- рого соединен с синхровходом первого регистра 3. Выходы первого 3 и второго 4 регистров соединены соответственно с первым и вторым входами контролируемой схемы 1 сравнени , группа выходов которой соединена с первой группой входов элемента 8 сравнени блока 7 контрол . Выход элемента 8 сравнени соединен с инверсным входо первого элемента И 9, выход которого вл етс выходом ошибки устройства. Вход 15 начальной установки устройства соединен с входами сброса первого 3 и второго 4 регистров и первым входом элемента ИЛИ 14, выход которого соединен с нулевым входом триггера 5 Выходы первого 3 и второго 4 регистров соединены соответственно с пер- вым и вторым входами эталонной схемы
2сравнени , группа выходов которой соединена с второй группой входов элемента 8 сравнени блока 7 контрол . Вьгход старшего разр да регистра
3соединен с первым входом второго элемента И 10, выход которого соединен с входом синхронизации второго регистра 4. Выходы первого 3 и второго 4 регистров соединены соответственно с входами первого 12 и второго 13 элементов ИЛИ-НЕ, выходы которых соединены соответственно с ин- формационными входами первого 3 и второго 4 регистров и первым и вторыми входами третьего элемента И 11
Выход генератора 6 тактовых импуль- |сов соединен с вторым входом второго элемента И 10, пр мым входом первого элемента И 9 и третьим пр мым входом третьего элемента И 11, выход которого соединен с вторым входом элемента ИЛИ 14. Вход 16 пуска устройства соединен с инверсным входом третьего элемента И 11. Выход первого элемента И 9 соединен с третьим входом элемента ИЛИ 14.
Контролируема схема 1 сравнени предназначена дл сравнени п -раз- |р дных двоичных чисел, поступающих на входы А и В, и формировани по результатам сравнени одного из трех сигналов: А В - на выходе 17, А В - на выходе 18 или А В на выходе 19.
Эталонна схема 2 срайнени предназначена дл формировани эталонных выходных сигналов при контроле схемы 1 сравнени .
Первый 3 и второй 4 регистры фор- MiipyK)T испытательные текстосигналы, которые подаютс на входы А и В соответственно контролируемой 1 и эта- лонной 2 схем сравнени . Они представл ют собой регистры сдвига. Сдвиг информации осуществл етс по заднему фронту импульса, поступающего на вход С. При этом в младший разр д регистра записываетс сигнал, присутствующий на его информационном входе 5
Триггер 5 служит дл пуска - останова работы устройства и управл ет работой генератора 6,
Генератор 6 формирует последовательность импульсов, обеспечивающих работу устройства, и включаетс при единичном сигнале на его управл ющем входе, а выключаетс при нулевом.
Блок 7 контрол служит дл формировани сигнала ошибки, если выходные сигналы контролируемой схемы 1 сравнени не совпадают с выходньпии сигналами эталонной схемы 2 сравнени . Он реализует логическую функцию
Z :.и,,
vr
где X
1Г
18
2o l(le 7lH 14- 721-Хб J
, X ,д - выходы схемы 1 сравнени ;
20
X,,, jXjj- выходы схемы 2
сравнени ;
Xfe - выход генератора 6. В соответствии с этой логической функцией блок 7 контрол реализован на элементе 8 сравнени и первом эле- .менте И 9.
Второй элемент И 10 предназначен дл управлени сдвигом информации во втором регистре 4.
Третий элемент И 11 предназначен дл формировани сигнала останова в конце работы устройства. Первый 12 и второй 13 элементы ИЛИ-НЕ служат дл формировани единичного сигнала на информационные входы регистров 3 и 4 соответственно, когда каждый из них находитс в нулевом состо нии.
Элемент ИЛИ 14 служит дл формировани сигнала установки в исходное состо ние триггера 5.
Устройство работает следующим образом.
Перед началом работы все элементы пам ти устройства устанавливаютс в исходное (нулевое) состо ние подаче сигнала Сброс на вход 15 устройства
Работа устройства начинаетс по сигналу Пуск, поступающему на вход 16 устройства. Этот сигнал устанавливает в единицу триггер 5, который запускает генератор 6.
Длительность сигнала Пуск выбираетс большей времени первого срабатывани регистра 3, что исключает возврат триггера 5 в исходное состо ние до окончани цикла контрол .
Первый импульс, сформированный генератором 6, поступает на вход блока 7 контрол , в результате чего провер етс правильность работы схемы 1 сравнени на нулевых входных наборах () . Далее по заднему фронту этого импульса в младший разр д регистра 3 записываетс единица. По каждому следующему импульсу осуществл етс контроль правильности работы схемы 1 сравнени и формирование следующей пары тестовых наборов сдвигом единицы в следующий разр д регистра 3. После того, как очередным ц -м импульсом единица записываетс в старший (п-й) разр д регистра 3 на его выходе по вл етс единичный сигнал, который открывает элемент И 10. В результате этого по следующему импульсу срабатывают регистры 3 и 4 одновременно: в регистре 3 ус- танавливаетс нулевой код, а в младший разр д регистра 4 записываетс единица . В дальнейшем устройство работает аналогично описанному выше, последовательно провер исправность цепей формировани единичных выходных сигналов и блокировки младших разр дов старшими на всех возможных
5 10
тз
0
5
д
0 5
0
парах унитарных входных наборов А и Б, что обеспечивает высокую достоверность контрол .
Проверка схемы 1 сравнени продолжаетс до тех пор, пока в регистрах 3 и 4 не сформируютс нулевые aбopы (). В этом случае сработают элементы ИПИ-НЕ 13 и 14, их единичные выходные сигналы открывают элемент И. 11 и очередной тактовый импульс возвращает триггер 5 в исходное ос- то ние. Если в процессе контрол в одном из тактов схема 1 сравнени выдает неправильный сигнал, блок 7 контрол сформирует сигнал ошибки, который поступает на выход устройства , сигнализиру об отказе, и через элемент ИЛИ 14 - на вход R триггера 5. В результате этого работа устройства прекращаетс .
Формула изобретени
Устройство дл контрол схем сравнени , содержащее первый и второй регистры, триггер, генератор тактовых импульсов, блок контрол , содер- жащий элемент сравнени и первый элемент И, причем вход пуска устройства подключен к единичному входу тригг гера, пр мой выход которого соединен с входом запуска генератора тактовых импульсов, выход которого соединен с синхровходом первого регистра , выходы первого и второго регистров соединены соответственно с первым и вторым информационными входами контролируемой схемы сравнени , группа выходов которой соединена с первой группой информационных входов элемента сравнени блока контрол , вькод элемента сравнени блока кон- трол .соединен с инверсным входом первого элемента И, выход которого вл етс выходом ошибки- устройства, отличающеес тем, что, с целью повышени достоверности контрол , в него введены эталонна схема сравнени , второй и третий элементы И, первый и второй элементы ИЛИ-НЕ и элемент ИЛИ, причем вход начальной установки устройства соединен с входами сброса первого и второго регистров и первым входом элемента ИЛИ, выход которого соединен с нулевым входом триггера, выходы первого и второго регистров соединены соответственно с первым и вторым информационными входами эталонной схемы сравнени , группа выходов которой соединена с второй группой информационных входов элемента сравнени блока контрол , выход старшего разр да первого регистра соединен с первым входом второго элемента И, выход которого соединен с входом синхронизации второго регистра, выходы первого и второго регистров соединены соответственно с входами первого и второго элементов ИЛИ-НЕ, выходы которых соединены соответственно с информационными входами первого и второго регисРедактор Г.Волкова
Составитель И.Сафронова
Техред М.Ходанич Корректор М.Демчик
Заказ 3092/52Тираж 671 Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д. 4/5
Производственно-полиграфическое предпри тие,, г.Ужгород, ул.Проектна ,4
тров и первым и вторым пр мыми входами третьего элемента И, выход генератора тактовых импульсов соединен с вторым входом второго элемента И, пр мым входом первого элемента И и третьим пр мым входом третьего элемента И, выход которого соединен с вторым входом элемента ИЛИ, вход начальной установки устройства соединен с инверсным входом третьего элемента И, выход первого элемента И соединен с третьим входом элемента ИЛИ.
Claims (1)
- Формула изобретенияУстройство для контроля схем сравнения, содержащее первый и второй регистры, триггер, генератор тактовых импульсов, блок контроля, содержащий элемент сравнения и первый элемент И, причем вход пуска устройства подключен к единичному входу тригг гера, прямой выход которого соеди- . нен с входом запуска генератора тактовых импульсов, выход которого соединен с синхровходом первого регистра, выходы первого и второго регистров соединены соответственно с первым и вторым информационными входами контролируемой схемы сравнения, группа выходов которой соединена с первой группой информационных входов элемента сравнения блока контроля, выход элемента сравнения блока контроля,соединен с инверсным входом первого элемента И, выход которого является выходом ошибки- устройства, отличающееся тем, что, с целью повышения достоверности контроля, в него введены эталонная схема сравнения, второй и третий элементы И, первый и второй элементы ИЛИ-HE и элемент ИЛИ, причем вход начальной установки устройства соединен с входами сброса первого и второго регистров и первым входом элемента ИЛИ, выход которого соединен с нулевым · входом триггера, выходы первого и второго регистров соединены соответственно с первым и вторым информационными входами эталонной схемы сравне1236485 ния, группа выходов которой соединена с второй группой информационных входов элемента сравнения блока контроля, выход старшего разряда первого регистра соединен с первым входом второго элемента И, выход которого соединен с входом синхронизации второго регистра, выходы первого и второго регистров соединены соответственно с входами первого и второго элементов ИЛИ-HE, выходы которых соединены соответственно с информационными входами первого и второго регистров и первым и вторым прямыми входа ми третьего элемента И, выход генератора тактовых импульсов соединен 5 с вторым входом второго элемента И, прямым входом первого элемента И и третьим прямым входом третьего элемента И, выход которого соединен с вторым входом элемента ИЛИ, вход 10 начальной установки устройства соединен с инверсным входом третьего элемента И, выход первого элемента И соединен с третьим входом элемента ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843817187A SU1236485A1 (ru) | 1984-11-27 | 1984-11-27 | Устройство дл контрол схем сравнени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843817187A SU1236485A1 (ru) | 1984-11-27 | 1984-11-27 | Устройство дл контрол схем сравнени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1236485A1 true SU1236485A1 (ru) | 1986-06-07 |
Family
ID=21148515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843817187A SU1236485A1 (ru) | 1984-11-27 | 1984-11-27 | Устройство дл контрол схем сравнени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1236485A1 (ru) |
-
1984
- 1984-11-27 SU SU843817187A patent/SU1236485A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 583436, кл. G 06 F 11/00, Т976. Авторское свидетельство СССР 767767, кл. G 06 F 11/22, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1236485A1 (ru) | Устройство дл контрол схем сравнени | |
SU1300417A1 (ru) | Устройство дл распределени сигналов с самоконтролем | |
SU1439602A1 (ru) | Устройство дл контрол объектов дискретного действи | |
SU1297057A1 (ru) | Устройство дл контрол схем сравнени | |
SU1297062A1 (ru) | Устройство дл контрол схем сравнени | |
SU1288697A1 (ru) | Устройство дл отработки временных интервалов | |
SU1295393A1 (ru) | Микропрограммное устройство управлени | |
SU1260962A1 (ru) | Устройство дл тестового контрол временных соотношений | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
SU1291985A1 (ru) | Устройство дл контрол распределител импульсов | |
SU884094A1 (ru) | Генератор серии импульсов | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU1229962A1 (ru) | Преобразователь унитарного кода в сдвиг фазы импульсного сигнала | |
SU1338027A2 (ru) | Устройство выделени одиночного @ -го импульса | |
SU1260953A1 (ru) | Микропрограммное устройство управлени | |
SU960873A1 (ru) | Печатающее устройство | |
SU1160414A1 (ru) | Устройство дл контрол логических блоков | |
SU1223233A1 (ru) | Устройство дл контрол однотипных логических узлов | |
SU1361560A1 (ru) | Устройство дл контрол схем сравнени | |
SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1247842A1 (ru) | Система дл контрол и управлени | |
SU1275450A1 (ru) | Устройство дл контрол последовательности прохождени сигналов | |
SU1304174A1 (ru) | Устройство дл контрол монотонно измен ющегос кода | |
SU1226620A1 (ru) | Генератор импульсов | |
SU1603389A1 (ru) | Устройство дл контрол последовательностей импульсов |