SU1297057A1 - Устройство дл контрол схем сравнени - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при тестовой диагг- ностике блоков дискретной техники, а именно схем сравнени .

Цель изобретени  - расширение области использовани  устройства за счет обеспечени  контрол  схем сравнени  с управл ющими входами.

На чертеже представлена функцио- нальна  схема устройства дл  контрол схем сравнени .

Устройство дл  контрол  схем сравнени  содержит контролируемую схему сравнени , эталонную схему 2 сравне- ни , первый, второй, третий регистры 3-5, блок 6 анализа, содержащий элемент 7 равнозначности и элемент И 8, триггер 9, генератор, 10 тактовых импульсов , первый, второй, третий эле- менты ИЛИ-НЕ 11-13, первый, второй, третий и четвертый элементы И 14-17, элемент ИЛИ 18, входы 19 и 20 соответственно начальной установки и пуска устройства, выходы 21-23 контро- лируемой схемы 1 сравнени , выходы 24-26 эталонной схемы 2 сравнени , выходы 27 - 29 третьего регистра 5, выход 30 старшего разр да первого регистра 3, выход 31 неисправности устройства.

Рассмотрим назначение элементов предлагаемого устройства.

Контролируема  схема 1 сравнени  осуществл ет сравнение п-разр дных двоичных чисел, поступающих на ее входы А и В, и формирование по результатам сравнени  сигналов: при - на выходе 21, при - на вы- ходе 22, при - на выходе 23,

Эталонна  схема 2 сравнени  формирует эталонные выходные сигналы п результатам сравнени  п-разр дных чисел , поступающих на ее А и В входы: при - на выходе 24, при - на выходе 25, при - на выходе 26.

Первый и второй регистры формируют испытательные тест-сигналы, которые подаютс  на А и В входы контролируемой и эталонной схем 1 и 2 сравнени . Они представл ют собой регистры сдвига , сдвиг осуществл етс  по заднему фронту импульса, поступающего на С- вход регистра, при этом в младший разр д записываетс  сигнал, присутствующий на D-входе регистра, а старший разр д пропадает.

5

О

0

j 0

0

5

Третий регистр 5 формирует сигналы , поступающие на управл ющие входы контролируемой и эталонной схем 1 и 2 сравнени : с выхода 27 - на вход Л, с выхода 28 - на вход А, с выхода 29 - на вход А.

Блок 6 анализа служит дл  формировани  сигнала ошибки на выходе 31 устройства при несовпадении сигналов с выходов контролируемой и эталонной схем 1 и 2 сравнени .

Триггер 9 представл ет собой IK- триггер с асинхронным S-входом и управл ет работой генератора 10: при наличии единичного сигнала на выходе триггера 9 генератор 10 формирует последовательность импуль сов,, обеспечивающих работу устройства, при нулевом сигнале на выходе триггера 9

генератор 10 отключаетс , I

Первый, второй и третий элементы

ИЛИ-НЕ 11-13 предназначены дл  формировани  сигналов, поступающих на D-входы первого, второго и третьего регистров 3-5 соответственно.

Первый элемент И 14 служит дл  управлени  сдвигом информации во втором регистре 4. Третий элемент И 16 служит дл  управлени  сдвигом информации в третьем регистре 5. Второй и четвертый элементы И 15 и 17 и элемент ИЛИ 18 служат дл  формировани  сигнала установки в исходное состо ние триггера 9 (что приводит к прекращен по работы устройства) либо по окончании проверки, либо в случае наличи  На выходе блока 6 анализа сигнала ошибки.

Устройство дл  контрол  схем сравнени  работает следующим образом.

Перед начсшом работы все элементы пам ти устройства устанавливаютс  в исходное (нулевое) состо ние подачей сигнала (Н 1чальна  установка) на вход 19 устройства.

При пост шлении сигнала Пуск по входу 20 устройства на S-вход триггера 9 на его пр мом выходе устанавливаетс  единичный сигнал, включающий генератор 10.

Первый импульс, сформированный генератором 10, поступает на вход четвертого элемента И 17, на другом входе которого присутствует единичный сигнал с пр мого выхода элемента 7 равнозначности блока 6 анализа, при этом на выходе четвертого элемента И 17 формируетс  импульс, поступающий

fO

15

на С-вход первого регистра 3, по заднему фронту которого в младший разр д первого регистра 3 записываетс  информаци  с его D-входа, т.е. единица , так как при наличии нулевых сигналов на всех входах первого элемента ИЛИ-НЕ 11 на его выходе формируетс  единичный сигнал, поступающий на D-вход первого регистра 3. На первом и третьем входах третьего элемента И 16 присутствуют единичные сигналы t выходов первого и второго элементов ИЛИ-НЕ 11 и 12, при поступлении на его второй вход импуль.са с выхода четвертого элемента И 17 на выходе третьего элемента И 16 формируетс  импульс, поступающий на С-вход третьего регистра 5, по заднему фронту которого в младший разр д третьего регистра 5 записываетс  единица с его 20 D-входа, котора  через выход 27 третьего регистра 5 поступает на управл ющие входы А контролируемой и эталонной схем . 1 и 2 сравнени . По каждому последующему импульсу, формируемому генератором 10, осуществл етс  контроль правильности функционировани  контролируемой схемы 1 сравнени  и формирование следующей пары тестовых наборов сд вигом единицы в следующий разр д первого регистра 3. После того как по очередному п-му импульсу единица запишетс  в старший Р азр д первого регистра 3 на его выходе 30 по витс  единичный сигнал, который .поступит на первый вход первого элемента И 14. При приходе следующего (п+1)-го импульса на второй вход первого элемента И 14 импульс

25

30

35

2 сравнени . В дальнейшем осуществ етс  проверка дл  всех тех же комб наций кодов на А и В входах контро руемой и эталонной схем 1 и 2 срав нени , что и описанные, до тех по пока по всех разр дах первого и вт рого регистров 3 и 4 не по в тс  оп ть нули, тогда по приходе импул са на С-вход третьего регистра 5 е ница сдвинетс  в его следу1ощий раз р д, т.е. единичньм сигнал по витс на выходе 29 третьего регистра 5, а значит и на управл ющ;их входах А контролируемой и эталонной схем 1 и 2 сравнени . Затем осуществл етс проверка дл  всех тех же описанных комбинаций кодов на А и В входах контролируемой и эталонной схем и 2 сравнени , до тех пор пока по всех разр дах первого и второго ре гистров 3 и 4 оп ть не по в тс  ну ли. В этом случае на всех входах в рого элемента И 15 по вл ютс  единичные сигналы, обеспечивающие еди ничный сигнал на его выходе, котор через элемент ИЛИ 18 поступает на С-вход и на К-вход триггера 9 и пе водит его в исходное (нулевое) сос  ние, при этом генератор 10 отключ етс  и проверка контролируемой схе мы 1 сравнени  заканчиваетс .

Если в процессе контрол  элемен 7 равнозначности блока 6 анализа з фиксир.ует несовпадение выходных си налов контролируемой схемы 1 срав ни  с выходными сигналами эталонн схемы 2 сравнени , то на его инвер ном выходе по витс  единичный сиг нал, который по очередному импуль

с его выхода поступает на С-вход с генератора 10 через элемент И 8

рого регистра 4 и по его заднему фронту в младший разр д второго регистр.а 4 записьшаетс  единица с его В-входа, в то врем  как во всех разр дах первого регистра 3 устанавливаютс  нули Дальнейша  работа устройства осуществл етс  аналогично описанной. После того, как по очередному (п+1)-му импульсу во всех разр дах первого и второго регистров 3 и 4 окажутс  ну ли на выходе третьего элемента И 16 сформируетс  импульс, который, поступив на С-вход третьего регистра 5, обеспечит сдвиг единицы в следующий его разр д, т.е. единичный сигнал на выходе 28 третьего регистра 5, а значит и на управл ющих входах А контролируемой и эталонной схем 1 и

O

5

0

5

0

5

2 сравнени . В дальнейшем осуществл етс  проверка дл  всех тех же комбинаций кодов на А и В входах контролируемой и эталонной схем 1 и 2 сравнени , что и описанные, до тех пор, пока по всех разр дах первого и второго регистров 3 и 4 не по в тс  оп ть нули, тогда по приходе импульса на С-вход третьего регистра 5 единица сдвинетс  в его следу1ощий разр д , т.е. единичньм сигнал по витс  на выходе 29 третьего регистра 5, а значит и на управл ющ;их входах А контролируемой и эталонной схем 1 и 2 сравнени . Затем осуществл етс  проверка дл  всех тех же описанных комбинаций кодов на А и В входах контролируемой и эталонной схем 1 и 2 сравнени , до тех пор пока по всех разр дах первого и второго регистров 3 и 4 оп ть не по в тс  нули . В этом случае на всех входах второго элемента И 15 по вл ютс  единичные сигналы, обеспечивающие еди- ничный сигнал на его выходе, который через элемент ИЛИ 18 поступает на С-вход и на К-вход триггера 9 и переводит его в исходное (нулевое) состо ние , при этом генератор 10 отключаетс  и проверка контролируемой схемы 1 сравнени  заканчиваетс .

Если в процессе контрол  элемент 7 равнозначности блока 6 анализа за- фиксир.ует несовпадение выходных сигналов контролируемой схемы 1 сравнени  с выходными сигналами эталонной схемы 2 сравнени , то на его инверсном выходе по витс  единичный сигнал , который по очередному импульсу

0 с генератора 10 через элемент И 8

45

50.

55

блока 6 анализа поступит на выход 31 устройства и на первый вход элемента ИЛИ 18, с выхода которого - на С-вход и на К-вход триггера 9, при этом триггер 9 первйдет в исходное состо ние и отключит генератор 10,- что обеспечит прекращение контрол .

Claims (1)

1. Формула изобретени .

   Устройство дл  контрол  схем сравнени , содержащее эталонную схему сравнени , первый и второй элементы И, первый и второй элементы ИЛИ-НЕ первый и второй регистры, триггер, генератор тактовых импульсов, элемент ИЛИ, блок анализа, содержащий элемент равнозначности и элемент И, причем вход пуска устройства соединен с входом установки в единицу триггера, выход которого соединен с входом запуска генератора тактовых импульсов, выход которого соединен с первым входом элемента И блока ана- лиза, выход элемента И блока анализа соединен с первым входом элемента ИЛИ и  вл етс  выходом неисправности устройства , вход начальной установки устройства соединен с вторым входом элемента ИЛИ и входом установки нул  первого и второго регистров, выход первого элемента И соединен с третьим входом элемента Ш1И, группа выходов первого регистра подключена к группе входов первого элемента ИЛИ-НЕ и к группе входов первого сравниваемого числа эталонной схемы сравнени  и  вл етс  первой группой информационных выходов устройства дл  подклю- чени  к группе входов первого сравниваемого числа контролируемой схемы сравнени , группа выходов второго регистра подключена к группе входов второго элемента ИЛИ-НЕ, к группе входов второго сравниваемого числа эталонной схемы сравнени  и  вл етс  второй группой информационных выходов устройства дл  подключени  к

   группе входов второго сравниваемого

   числа контролируемой схемы сравнени , выход старшего разр да первого регистра соединен с первым входом второго элемента И, выход которого соединен с тактовым входом второго ре- 35 гистра, выходы .первого и второго ментов ШШ-НЕ соединены с информационными входами соответственно первого и второго регистров, выход первого и второго элементов ШШ-НЕ соеди- 40 йены соответственно с первым и вторым входами первого элемента И, группа выходов эталонной схемь сравнени  подключена к первой группе входов элемента равнозначности блока анапи- 45 за, втора  группа входов которого  вл етс  груцпой информационных входов устройства дл  подключени  к

   Составитель И.Сигалов Редактор Т.Парфенова Техред М.Ходанич Корректор М.Демчик

   Заказ 782/52 Тираж 673Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4

   5 5 0

   0

   5 0 5

   группе выходов контролируемой схемы сравнени , инверсный выход элемента равнозначности блока анализа соединен с вторым входом элемента И блока анализа, отличающеес  тем, что, с целью расширени  области использовани  устройства за счет обеспечени  контрол  схем сравнени  с : учетом сигналов на их управл ющих входах, в устройство введены третий регистр, третий и четвертый элементы И, третий элемент ИЛИ-НЕ, причём вход начальной установки устройства соединен с входом начальной установки третьего регистра, первый, второй и третий разр дные выходы которого соединены с входами Больше, Равно и Меньше эталонной схемы сравнени  и  вл ютс  управл ющими выходами устройст ва дл  подключени  к входам Больше, Равно и Меньше контролируемой схемы сравнени ,разр дные выходы третьего регистра соединены с соответствующими входами третьего элемента ШШ-НЕ, выход которого соединен с информационным входом третьего регистра, выходы первого и второго элементов ИЛИ-НЕ соединены соот- - ветственно с первым и вторым входами третьего элемента И, выход которого соединен с тактовым входом третьего регистра, пр мой выход элемента равнозначности блока анализа соединен с первым входом четвертого элемента И, выход которого соединен с третьим входом первого элемента И, вторым входом второго элемента И, третьим входом третьего элемента И и тактовым входом первого регистра, третий разр дный выход третьего регистра соединен с четвертым входом первого элемента И, выход генератора тактовых импульсов соединен с вторым входом четвертого элемента И, выход элемента ШШ соединен с тактовым входом и К-входом триггераjl-вход которого соединен с шиной нулевого потенциала устройства.