SU1201840A1 - Устройство дл контрол логических узлов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ, содержащее регистр сдвига, выходы которого соединены с входами первого и второго дешифраторов и через соединенные последовательно элемент ИЛИ и первый элемент задержки - с входом второго элемента задержки, таймер, выход которого соединен с входом блока регистрации, выходы первого дешифратора через первый блок элементов И соединены с первой группой входов многоканального анализатора кодов, втора  группа входов которого через второй б.лок элементов И соединена с группой входов устройства, группа выходов которого соединена с выходами второго дешифратора, выходы многоканального анализатора кодов соединены с входами -блока регистрации, о т лич а-юще е с   тем, что, с целью упрощени  устройства, в него введены пороговый блок, элемент ИСКЛЮЧАНЩЕЕ ИЛИ-НЕ и два элемента И, причем группа входов устройства соединена через пороговый блок с входом таймера, выходы которого и второго элемента задержки через перс вый элемент И соединены с входом втоS рого элемента И, выходы многоканаль (Л ного анализатора кодов через соединенные последовательно элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и второй элемент И соединены с входом регистра сдвига, выход элемента ИЛИ - с входом таймера , выход первого элемента задержки - с управл ющими входами первого и второго блоков элементов И.

Description

« Изобретение относитс  к устройс вам дискретной автоматики и вычисл тельной техники, в частности к у ройствам контрол  и диагностики узл автоматики и вычислительной техники и может примен тьс  дл  нужд выход ного контрол  качества вьтускаемых микросхем.в процессе их производст . 1Дел|,.ц обретени  - упрощение ус ройства. На чертеж .приведена блок-схема предлагаемогб устройства. Устройство содержит регистр 1 сдвига,элемент ИЛИ 2, блок 3 ре- гистрации, дешифраторы 4 и 5, блоки 6 и 7 элементов И, элементы 8 и 9 задержки, многоканальный анализатор 10 кодов, элемент 11 ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, элементы И 12 и 13, таймер 14,пороговый блок 15. Устройство работает следующим образом. В исходном состо нии в регистре 1 единица зафиксирована в первом разр де. По сигналу Пуск с входной шины пуска устройства единица из первого разр да р.егистра 1 сдвигаетс  в его второй разр д, высокий потенциал с выхода регистра 1 посту пает на входы элемента ИЛИ 2, блока 3 регистрации и дешифраторов 4 и 5 при этом в блоке 3фиксируетс  номе операции контрол , и на выходах элемента ИЛИ 2 и дешифраторов 4 и 5 устанавливаютс  высокие потенциалы причем на выходах регистра 4 устанавливаетс  код ожидаемой реакции контролируемого логического узла, а на выходах дешифратора 5 - код стимулирующего воздействи . С дешиф ратора 4 код ожидаемой реакции поступает на блок 6, а с выходов контролируемого узла код текущей реакции поступает на блок 7 и на блок 15.С элемента ИЛИ 2 высокий потенцкал поступает на. таймер 14, что приводит последний в исходное состо ние и запускает его, и на вход . элемента 8. С задержкой во времени на выходе элемента 8 устанавливаетс  высокий потенциал, который постуттает на блоки 6 и 7, при этом на входы анализатора,10 кодов поступает код ожидаемой реакции узла и код текущей реакции узла. Результат сравнени  входных кодов с выходов анализатора 10 поступает на входы блока 3 и на входы элемента 11. В момент равенства амплитуды 402 выходного сигнала с соответствующего выхода узла минимально допустимому значению, определ емому порогом срабатьшани  сблока 15, на выходе блока 15 устанавливаетс  высокий потенциал, передним фронтом которого устанавливаетс  таймер 14. На первом выходе таймера 14 устанавливаетс  высокий потенциал с момента его запуска до момента, определ емого допустимым значением длительности переднего фронта реакции узла, а на втором выходе таймера 14 устанавливаетс  высокий потенциал по окончании допустимого значени  длительности переднего фронта реакции узла. С выхода элемента 8 высокий потенциал поступает через элемент 9, врем  задержки которого превьш1ает отрезок времени, необходимый анализатору 10 дл  сравнени  кодов входных величин на вход элемента И 12. На выходе элемента 11 устанавливаетс  высокий потенциал при равенстве потенциалов на его входах и низкий при неравенстве потенциалов на его входах. На выходе элемента И 12 устанавливаетс  высокий потенциал при :условии, что на первом выходе таймера 14 - высокий потенциал, т.е. при длительности переднего фронта реакции угла, не превышающей допустимого его значени . При равенстве значений ожидаемого и текущего значени  кодов реакции узла, а также если длительность переднего фронта реакции узла не превьшгает допустимой, т.е. если на данном этапе контрол  контролируемый логический узел как по статическим, так и по динамичесКИМ характеристикам удовлетвор ет требовани м, на выходах элемента И 13 устанавливаетс  высокий потенциал , которым регистр 1 переводитс  в следующее состо ние, т.е.единица из его предыдущего разр да переводитс  в следукиций. В случае несоответстви  контролируемого объекта заданным требовани м по статистическим параметрам на одном из выходов блока 10 сравнени  ходов устанавливаетс  высокий потенциал, а на другом низкий, что исключает возможность наличи  высокого потенциала на выхое элемента 11, а по динамическим требовани м к моменту прихода переднего фронта импульса высокого потенциала с выхода элемента 9 на пером выходе таймера 14 имеет место

низкий потенциал, а на втором выходе высокий, что исключает возможность по влени  высокого потенциала на выходах элементов И 12 и 13 и на входе сдвига регистра 1,

Устройство останавливаетс , а в блоке 3 регистрации фиксируетс  номер контролируемого этапа, знак отклтонени  статических параметров объекта на данном этапе контрол  от допустимого значени  и знак динамических параметров. По результатам, зафиксированным блоком 3, номер этапа, значение статических и динамических параметров , представл етс  возможным ставить диагноз технического объекта При соответствии контролируемого узла заданным требовани м в регистре 1 произойдет полный цикл сдвига единицы из его первого разр да (по команде Пуск) до его старшего разр да автоматически) и в блоке 10 в конце цикла контрол  по всем этапам узла фиксируетс  значение Годен. Цикл контрол  с новым узлом может быть повторен.

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ, содержащее регистр сдвига, выходы которого соединены с входами первого и второго дешифраторов и через соединенные последовательно элемент ИЛИ и первый элемент задержки - с входом второго элемента задержки, таймер, выход которого соединен с входом блока регистрации, выходы первого дешифратора через первый блок элементов И соединены с первой группой входов многоканального анализатора кодов, вторая группа входов которого через второй блок элементов И соединена с группой входов устройства, группа выходов которого соединена с выходами второго дешифратора, выходы многоканального анализатора кодов соединены с входами ’блока регистрации, отличающееся тем, что, с целью упрощения устройства, в него введены пороговый блок, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-HE и два элемента И, причем группа входов устройства соединена через пороговый блок с входом таймера, выходы которого и второго элемента задержки через пер- _ выи элемент И соединены с входом вто- <g рого элемента И, выходы многоканального анализатора кодов через соединен ные последовательно элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-HE и второй элемент И соединены с входом регистра сдвига, выход элемента ИЛИ - с входом таймера, выход первого элемента задержки - с управляющими входами первого и второго блоков элементов И.

   >

   I 201840