SU1334155A1 - Коммутатор каналов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и позвол ет повысить надежность установлени  св зей за счет блокировки запрещенных ком-. бинаций св зей. Коммутатор каналов содержит блок коммутации, блок пам ти соединений, блок управлени  коммутацией и блок формировани  ошибки. Коммутатор автоматически контролирует допустимость выполнени  поступившей команды включени  некоторой св зи . Команды, требующие включени  недопустимых в момент прин ти  команды св зей, не выполн ютс  и не привод т к выводу коммутатора из рабочего состо ни . Попытка ввода недопус- , тимой команды сопрово одаетс  сигналом на вьпсоде признака ощибки коммутатора . 1 з.п. ф-лы, 7 ил., 4 табл. со со ел ел

Description

Изобретение относитс  к вьтисли- тельной технике, в частности к сет м св зи ЭВМ, использующим модемы,

Цель изобретени  - повышение коэффициента готовности коммутатора за счет блокировки запрещенных комбинаций соединений.

На фиг.1 изображена функциональна  схема коммутатора каналов; на фиг.2 -4 - примеры реализации первого и второго шифраторов и блока пам ти соединений соответственно; на фиг.5 - граф-схема состо ний коммутатора; на .фиг. 6 - временные диаграммы ра- боты,блока формировани  ошибки; на фиг. 7 - пример мнемосхемы возможных соединений в коммутаторе.

Коммутатор каналов содержит (фиг, блоки 1 коммутации блок 2 пам ти соединений, блок 3 управлени  коммутацией , блок 4 формировани  ошибки,, Блок 3 содержит одновибратор 5, ключ 6, первьм 7 и второй 8 шифраторы,, элемент 9 задержки, элемент И 10, ре версивный счетчик 11, дешифратор }., элемент ИЛИ 13, элемент НЕ 14 Блок, 4 содержит элементы ИЛИ 15 и 16,, элемент 17 задержки, триггер 18, элемент И 19, первый 20 и второй 21 од- новибраторы.

.Настроечна  информаци  (команды коммутации) поступает на вход 22 коммутатора 3 сопровождении стробирующе го импульса по входу 23. Дешифратор 12 формирует на своих выходах потенциальные сигналы, которые по шинам 24 - 26 поступают на соответствующие входы ключа 6 и шифраторов 7 и 8. На выходах 27 и 28 коммутатора форми руютс  код состо ни  и признак ошибки соответственно, которые могут пос т упать на блок отображени  мнемосхемы устанавливаемых соединений и на ЭВМ. Выходы первого шифратора 7 и ключа 6 подключены соответственно череэ шины 29 и 30 к четвертому и третьему информационным входам второго шифратора Bj, выход которого через шину 31 подключен к информацион.ном у входу блока 2 пам ти соединений,

Первый шифратор 7 (фиг„2) может быть выполнен на группах.элементов И 32 и элементов ИЛИ 33.

Второй шифратор 8 (фиг.З) может быть выполнен на группах элементов ИЛИ 34 и элементов И 3.5.

Блок 2 пам ти соединений (фиг.4) содержит группу  чеек пам т и (кой И

д 5 ,-

;

чество  чеек соответствует числу св зей , устанавливаемых блоком 1 коммутации ) , причем кажда   чейка пам ти состоит из элемента И 36, элемента Ш1И 37, триггера 38 и одновибратора 39. Сигналы с выходов одновибраторов объедин ютс  на элементе ИЛИ 40, на выходе которого формируетс  признак записи информации блока 2.

Работу коммутатора рассмотрим на примере шести коммутируемых каналов МО - М5 и п тнадцати возможных св зей между ними 1,;.., 9,А,,.., F (используетс  запись чисел в шестнадцатиричной системе счислени ), которые обозначены на фиг.7.

Коммутатор каналов обеспечивает следующие возможности: включение любой из 15-ти св зей 1, ,.,

А, В, ...., Е, F между двум  из шести коммутируемых каналов;включение разрешенной второй св зи в со.- ответствии с табл.; включение третьей разрешенной св зи в зависимости от двух уже включенных в соответствии с табл.2; выключение по од- „ной любой из включенных св зей; од повременное выключение всех св зей.

Коммутатор каналов предназначен ,. дл  осуш.ествлени  св зей типа точка с точкой шестью коммутируемыми .каналами, к которым присоединены выходы модемов в линию св зи с коммутируемой сетью.

Разрешены только попарные соединени  коммутируемых каналов, -которые могут состо ть из одной, двух или трех пар соединеннь;(х каналов, Присое-- динение к работающей паре соединен- ных каналов третьего приводит к отказу аппаратуры св зи и поэтому недопустимо . При помощи имеющихс  в коммутаторе каналов 15-ти св зей можно было бы создать - 1 32767 вари- анто-в соединений, однако по указан- HKJ-J причинам разрешены только 75 вариантов св зей, перечисленньк в табл,3.

Таким образомf коммутатор исключает возможность 32767-75 32692 вари- а;.;гов недопустимых соединений, привод щих к отказу аппаратуры. Св зи, образ ующие некоторьй вариант соединени , включаютс  последовательно.Поэтому , варианты 16-60, состо щие из двух попарньпс соединений, могут быть получены двум  способами каждый.Нап31

ример, вариант 16 может быть получен включением сначала св зи 1, а потом св зи 3 или наоборот сначала св зи 3, а потом 1. Варианты 61 - 72, состо щие из трех соединений , могут быть получены шестью способами каждый. Например, вариант 61 можно получить при следующих последовательност х включени  св зей: .

II 1 It ItollMr HIMttcllllQll

IJ - .), I- ) - J, 3 II „ c 3 - 5

с oil 111 clt lloll Itill

Коммутатор каналов управл етс  командами , форматы и названи  которых указаны в табл.4. Команда сопровождаетс  стробирующим импульсом на вхо де 23,

При 1 оступлении команды Общий сброс импульс поступает на вход од- новибратора, где расшир етс  и подаетс  на входы сброса счетчика i1, блоки 2 и 4. Реверсивный счетчик II состоит из двух триггеров и соответ- ственно может находитьс  в четырех состо ни х. Исходным состо нием дл  него  вл етс  состо ние 00. При этом дешифратор 12 вырабатывает.единичный потенциальный сигнал на шине 24. На шинах 25 и 26 в это врем  сигнал имеет низкий уровень. В блоке 2 пам ти соединений импульс общего сброса проходит элементы ИЛИ 37 на входы сброса триггера 38. При этом те триггеры 38, которые были в единичном состо нии, сбрасываютс  в нулевое состо ние, сбрасыва  установленные св зи в блоке 1 коммутации Соответствующие одновибраторы 39 в момент сброса триггеров 38 вьщают импульсы, которые значительно короче импульсов общего сброса, выработанного одновибратором 5. Эти импульсы через элемент 40 поступают на выход признака записи блока 2 и, пройд  через элементы ИЛИ 13, НЕ 14 и И 10, могут попасть на суммируюпий и вычитающий входы счетчика I1. Однако

благодар  большой длительности им

пульсов общего сброса импульсы на счетных входах не смогут.изменить состо ние 00 счетчика 11 .

В блоке 4 формировани  ошибки импульс общего сброса поступает на вто- рой вход элемента ИЛИ 16 и с выхода этого элемента попадает на вход сброса триггера 18, который устанавливаетс  в нулевое состо ние. Сигнал на

ю

is

20 25 зо ,g 0 5

0

д

55

выходе элемента И 19 блока 4 становитс  низким (ошибки нет).

Таким образом, коммутатор каналов приводитс  в исходное состо ние, при котором все св зи между каналами разорваны .

Если после этого поступает люба  из команд Включить св зь i (i i,...,F), то импульс по соответствующей шине через ключ 6 и шифратор 8 поступает в блоки 2 и 4. В блоке 2 пам ти состо ний этот импульс попадает на вход установки соответствующего триггера 38, который переходит в единичное состо ние.

В результате этого в блоке 1 устанавливаетс  соответствующа  св зь, при этом срабатьшани  соответс1вую- щего одновибратора 39 не происходит и, следовательно, на выходе элемента НЕ 14 имеетс  высокий уровень, который разрешает прохождение сигнала сопровождени  на суммирующий вход счетчика 11. Последний переходит в состо ние 01, а дешифратор 12 выдает на шине 25 сигнал высокого уровн . Сигнал на шине 24 становитс  низким .

Таким образом, после, включени  одной св зи коммутатор подготовлен к приему команды, требующей включить вт.орую св зь.

Если теперь повторить пришедшую ранее команду Включить св зь i при том же i, то импульс, поступивший по соответствующей шине, сбросит через соответствующий элемент И 36 ранее установленный триггер 38. В момент сброса триггера 38 соответствующий одновибратор 39 выдает импульс, который, пройд  через элементы ИЛИ 40 и 13, поступает на вычитающий вход счетчика 11. Последний возвращаетс  в состо ние 00, при котором дешифратор 12 выдает на шину 24 высокий уровень. Этот же импульс запрещает прохождение задержанного сигнала сопровождени  с выхода элемента 9 задержки через элемент И 10 на суммирующий вход счетчика 11.

Если дл  включени  2-й св зи поступает команда Включить св зь i и i отлично от i, вьщанного при включении I св зи, то возможны два случа : втора  св зь оказалась допустимой и ее включение произойдет; втора  св зь неразрешенна , ее включени  не произойдет, и будет вьдан сиг

51

нал ошибки оператору. Допустимость включени  второй св зи зависит от того, кака  включена I св зь. Разрешенные 1Г св зи в функции от включен™ ных I св зей приведены в табл.1.

В первом случае команда проходит через первый шифратор 7 и через второй шифратор 8 устанавливает соответствующую вторую св зь в блоке 2 пам ти аналогично описанному. После этого импульс сопровождени  с выхода элемента 9 задержки проходит через элемент И 10 на суммирующий Вход счетчика 11 и переводит его в состо ние 10. При.этом дешифратор 12 выдает высокий уровень только на шину 26 и тем самым подготавливает коммутатор к включению третьей св зи. В этом состо нии можно выключить любую из двух включенньк уже св зей, дл  чего необходимо повторно подать команду включени  этой св зи. Работа логики коммутатора при отключении св зи происходит так же, как описано при рассмотрении отключени  первой св зи. Далее, если дл  включени  3-й св зи поступает команда Включить св зь i и i отлично от i выданного , как при включении первой св зи так при включении второй св зи, то возможны также два случа : треть  св зь оказалась допустимой и ее включение произойдет; треть  св зь, за- данна  командой, неразрешенна , ее включени  не произойдет, и будет выдан сигнал ошибки.

Допустимость включени  третьей св зи зависит от того, какие включены I и П св зи. Разрешенные П1 св зи в функции от включенных I и 1Г св зей приведены в табл.2.

Первый случай аналогичен рассмотренному . После установлени  третьей св зи счетчик 11 переходит в состо ние 1 и сигналы на шинах 24 - 26 дешифратора 12 станов тс  низкими, т.е. прохождение команд включени  св зей через блоки I, II и 1ГТ тактов невозможно. Однако если така  команда поступит, то она приведет к по влению сигнала ошибки и не будет выполнена .. ,

Если команда включени  св зи оказалась допустимой, то работа блока 4 формировани  ошибки (фиг.ба) происходит так. Сигнал сопровождени  с выхода элемента 9 задержки устанавливает триггер 8 в единичтсое соето 

5

0

5

0

5

0

5

0

5

55fi

ние и запускает одновременно одновиб- ратор 20. Сигнал на выходе однонибра- тора 20 становитс  низким и поэтому сигнал высокого уровн  на единичном выходе триггера 18 не может пройти через элемент И 19. Поскольку включение новой св зи оказалось допустимым, то на выходе элемента ИЛИ 15 должен по витьс  импульс, который будет задержан в элементе 17 задержки на врем , в течение которого произойдет установка в единичное состо ние триггера 18. Спуст  это врем  импульс с выхода элемента задержки 17 проходит через элемент ИЛИ 16 на вход сброса триггера 18 и сбрасьшает его. После этого отрицательный импульс на выходе одновибратора 20 заканчиваетс , но на единичном выходе триггера 18 -уже имеетс  низкий потенциал и сигналы Ошибка на выходах элемента И 19 и одновибратора 21 не по вл ютс .

В отличие от этого (фиг.66), если команда включени  новой св зи оказалась недопустимой, то на выходе элемента ИЛИ 15 импульс не по вл етс . Триггер 18 не будет сброшен, и после окончани  импульса на выходе одновибратора 20 высокий уровень с единичного выхода триггера 18 может пройти через элемент И 19 на выход 28, Это вызьшает срабатывание одно- вибратора 21, который выдает импульсный сигнал ошибки, который, пройд  через логический элемент ИЛИ 13 на вычитающий вход счетчика 11, .уменьшает его состо ние на единицу, т.е. восстанавливает заполнение счетчика 11 .бьшшее до поступлени  ошибочной команды. Ошибочна  команда не выполнилась , но коммутатор каналов готов к приему следующей команды.

Коммутатор каналов может находитьс  в четырех основных состо ни х 00, 01, 10 и 11, соответствующих состо ни м счетчика 5. Эти состо ни  и возможные переходы между ними показаны на графе (фиг,5)/ Состо ние 00 устанавливаетс  после включени  коммутатора каналов,при общем сбросе и при сбросе на один. такт из состо ни  01. В состо ние 00 возможно включение любой одной

из 5-ти св зей

tl I ч М oil

iTlt

J , . . , ,

9, А, Е, F. При

этом происходит переход Б состо ние 01.

71

В состо нии 01 разрешено включение второй св зи в зависимости от уже включенной первой св зи. При включении допустимой св зи коммута- тор переходит в состо ние 10. При попытке включени  недопустимой второй св зи коммутатор выдает сигнал ошибки и остаетс  в состо нии 01. При нажатии (повторном) клавиши кла- виатуры 1, соответствующей уже включенной св зи, происходит сброс на один такт в состо ние 00 и эта св зь размыкаетс .

В состо нии 10 возможно включе- ние третьей св зи в зависимости от двух ранее включенных св. зей. Если произведено включение допустимой св зи , то коммутатор переходит в состо ние 1 I . При попытке включени  за- прещенной св зи коммутатор остаетс  в состо нии 10 и вьщаетс  сигнал ошибки. При нажатии клавиши, соответствующей одной из уже включенных св зей , происходит выключение этой св - зи (сброс на один такт) и коммутатор переходит в состо ние 01.

В состо нии 11 включены три св зи . При попытке включить четвертую св зь коммутатор не измен ет своего состо ни  и выдает сигнал ошибки.При нажатии любой из трех клавиш, соответствующих включенным св з м, происходит сброс на один такт, св зь.раз- рьшаетс , и коммутатор переходит в состо ние 10.

Сигнал общего сброса переводит коммутатор из любого состо ни  (01 10 или 11) всосто ние 00.

Сигнал ошибки не преп тствует вы- полнению операции по установлению следующей св зи. Если э та операци  допустима , то сигналы ошибки снимаютс .

Предлагаемый коммутатор каналов автоматически контролирует допустимость выполнени  поступившей команды включени  некоторой св зи. Команды , требующие включени  недопустимых в момент прин ти  команды св зей, не. вьпшлн ютс . Благодар  этому повьшга- етс  надежность работы сети-св зи, так как уменьшаетс  веро тность потери ценной информации. Прием команды , котора  не вьтолн етс , не выводит коммутатор из рабочего состо ни .

Оператор и ЭВМ уведомл ютс  о том, что выданна  команда отвергнута, пос

15 0 5

о

Q

5

5

0

5

1558

ле чего коммутатор готов к приему и анализу следующей команды.

Claims (1)

1. Коммутатор каналов, содержащий блок коммутации, блок пам ти соединений и бло к управлени  коммутацией, причем информационные входы-выходы блока коммутации  вл ютс  одноименными входами-выходами коммутатора, вход настроечной информации и вход сопровождени  которого соединены с входом настройки и входом тактировани  блока управлени  коммутацией соответственно , выход которого подключен к информационному входу блока пам ти соединений, выход которого подключен к управл ющему входу блока коммутации, причем блок управлени  коммутацией содержит счетчик, дешифратор , ключ и элемент И, выход счетчика подключен к информационному входу дешифратора, первый выход которого подключен к управл ющему пходу ключа, информационный вход которого соединен с .входом настройки блока управлени  коммутацией, о тличаю- щ и и с   тем, что, с целью повышени  коэффициента готовности коммутатора за счет блокировки запрещенных комбинаций соединений, в него введен блок формировани  ошибки, а в блок управлени  коммутацией введены одно- вибратор, элемент ИЛИ, элемент НЕ, элемент задержки, два шифратора, причем счетчик выполнен реверсивным, второй и третий выходы дешифратора подключены к входам стробировани  первого и второго шифраторов соответственно , первые информационные входы которых подключены к входу настройки блока управлени  коммутацией, вторые информационные входы первого и второго шифраторов соединены с входом признака состо ни  блока управлени  коммутацией, вход разрешени  перезаписи блока пам ти соединений соединен с входом настроечной информации коммутатора, выходы ключа и первого информатора подключены к третьему и четвертому информационным входам второго шифратора соответственно, выход которого соединен с выходом блока управлени  коммутацией, вход тактировани  которого соединен через элемент задержки с первым входом элемента И, выход которого подключен к суммирующему входу счетчика, вычитаюий ВХОД которого подключен к вьтходу элемента ИЛИ, первый и второй входы которого  вл ютс  входами первого и второго логических условий блока управлени  коммутацией, второй вход элемента ИЛИ соединен через элемент НЕ с вторым входом элемента И, вы- ход элемента задержки  вл етс  выходом синхронизации блока управлени  коммутацией, вход одновибрйтора соединен с входом разр да сброса входа настройки блока управлени  коммутацией , выход сброса которого соединен с выходом одновибратора и с входом сброса блока пам ти соедине.ний,выход которого соединен с выходом признака состо ни  блока управлени  коммутацией , вход второго логического услови  которого подключен к выходу признака записи информации блока пам ти соединений, причем блок фор- . мировани  ошибок содержит два элемента ИЛИ, элемент задержки, триггер, элемент И и два одновибратора, выход первого элемента ИЛИ подключен через элемент задержки к первому входу второго элемента ШШ, выход которого подключен к входу сброса триггера, вход установки которого соединен с входом первого одновибратора и с выходом синхронизации блока управлени  коммутацией, вход первого логического услови  которого соединен с второго одновибратора, вход кото- 35 элементов И  чеек пам ти груп- рого соединен с выходом эле мента И пы образуют вход разрешени  переза- блока формировани  ошибки, первый...и писи блока.

5

второй входы которого соединены с выходами триггера и первого одновибратора соответственно, входы первого элемента ИЛИ соединены с соответствующими разр дами выхода блок управлени  коммутацией, второй вход второго элемента ИЛИ соединен с выходом сброса блока управлени  коммутацией , выход элемента И блока формировани  ошибки  вл етс  выходом признака ошибки коммутатора, выход состо ни  которого соединен с выходом блока пам ти соединений.

2, Коммутатор по п.1, о т л и - ч а ю щ и и с   тем, что блок пам ти соединений содержит группу  чеек пам ти и элемент ИЛИ, выход которого  вл етс  выходом признака записи ин- Q формации блока, причем кажда   чейка пам ти группы содержит элемент И, элемент ШШ, триггер и одновибратор, вход которого соединен с выходом триггера и с первым входом элемента И, выход которого подключен к первому входу элемента ИЛИ, выход которого подключен к входу сброса триггера , входы установки триггеров  чеек пам ти группы образуют информационный вход группы, выходы одновибрато- ров подключены к соответствующим входам элемента ИЛИ, блока, вторые входы элементов ИЛИ  чеек пам ти соединены с входом сброса блока, вторые

5

0

11

1334155

.12

Таблица 1

13

1334155

Таблиц

14

а 2

Таблица 3

171334155

Таблица А

фие,1

Фиг.З

,

2

3 V

г

,5 6

7 8

Л В

к

г , / f

п .

Включение

Вклю ение -и сдйзи

Фиг. 5

Bx.Sm И

L

Вл.Кщ

Sivt.Srjf

Bbit.eiio

ffw-V

Л/jf. Chji

Вреп  iput.S

BpfHfl

Редактор Е.Копча

Составитель А.Ушаков Техред и «Попович

Заказ 3964/46 Тираж 672 Подписное

ВНИИПИ Государственног о комитета. СССР

по делам изобретений т открытий 113035., Москва, Ж-35, Раушска  наб.д д.4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

Корректор С.Шекмар