SU1269141A1 - Устройство дл контрол логических блоков - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности, к устройствам дл  контрол  сложных логических схем, программных блоков и микропроцессоров. Цель изобретени  - повьшение достоверности контрол , а также расширение области применени  за счет обеспечени  контрол  логических блоков. Последние выполнены на базе программируемых узлов, которые включают в себ  запрещенные команды. Устройство содержит блок пам ти, регистр тестовых команд, цифровой элемент задержки , коммутатор, генератор случайных чисел, генератор псевдослучайных чисел, мультиплексор, блок хранени  эталона, счетчик числа команд (тестов), схему сравнени , блок индикации , шины задани  кодов разрешенных команд, -генератор синхроимпульсов . Случайный код, сформированный генератором случайных чисел, поступает на адресный вход блока пам ти. Из этого блока согласно адресам считьшаетс  признак разрешенной команды или запрещенной. Если команда запрещенна , тестовые команды начинают поступать с выходов мультиплексора , управл емого генератором псевдослучайной последовательности. Если команда разрешенна , то в честве тестов выступает код с выО5 ходов генератора случайных чисел. СО 4 ил. 4

Description

Изобретение относится к вычислительной технике, в частности к устройствам для контроля сложных логических схем, программных блоков и микропроцессоров.

Цель изобретения - повышение достоверности контроля, а также расширение области применения за счет обеспечения контроля логических блоков, выполненных на базе программи- . руемых узлов и содержащих запрещенные команды.

На фиг.1 представлена функциональная схема устройства; на фиг.2 функциональная схема датчика случай- ’ ных чисел; на фиг.З - функциональная схема блока анализа; на фиг.4 временная диаграмма функционирования устройства.

Устройство содержит блок 1 памяти,- 20 регистры 2 и 3 сдвига, регистр 4 тестовых команд, элемент 5 задержки, сумматор 6 по модулю два, мультиплексор 7, коммутатор 8, генератор 9 случайных чисел, генератор 10 импульсов, триггер 11 пуска, блок 12 анализа, шины 13.1-13.6 задания кодов разрешенных тестовых команд, блок 14 индикации, контролируемый блок 15, блок 16 хранения эталона, вход 17 пуска устройства, генератор 18 тактовых импульсов, датчик 19 случайных чисел, генератор 20 псевдослучайной последовательности.

Датчик 19 случайных чисел (фиг.2). содержит триггер 21 и резистор 22 с изменяющимся в зависимости от колебаний температуры сопротивлением.

Блок 12 анализа (фиг.З) содержит регистр 23, счетчик 24 числа тестовых команд, разрядный блок 25 сравнения, элемент ИЛИ 26. Блок 25 может быть выполнен на группе сумматоров.

Обозначения на фиг.4 соответствуют обозначениям, введенным на фиг.1.

Рассмотрим назначение отдельных функциональных элементов устройства.

Блок 1 памяти предназначен для хранения управляющих команд и представляет собой однобитовое запоминающее устройство статического типа. Информация на его выходе присутствует тогда, когда на адресный вход поступает соответствующий адрес. Если код, поступивший на адресный вход блока 1 памяти, является разрешенной командой для контролируемого блока, на выходе блока 1 памяти присутствует единичный сигнал. Если код является запрещенной командой, на выходе блока 1 памяти появляется нулевой сигнал.

Регистр 2 сдвига предназначен для 5 преобразования последовательности слу· чайных чисел, поступающей на его Двход с выхода датчика 19 случайных чи· сел, в параллельный код. Запись значения очередного разряда параллель10 ного кода в регистр 2 производится по заднему фронту синхронизирующего импульса, поступившего на его синхровход с выхода генератора 10.

Регистр 3 сдвига необходим для уп15 равления мультиплексором 7. На его Д-вход поступает сигнал с выхода сумматора 6 по модулю два. Его выход подключен к управляющим входам мультиплексора 7, а сигналы выборочных разрядов, кроме того, поступают на входы сумматора 6 по модулю два, т.е. через сумматор 6 по модулю два образуется обратная связь. Запись сигнала, поступающего на Д-вход регистра 25 3 сдвига, осуществляется в младший разряд с одновременным сдвигом хранящейся в регистре кодовой комбинации в сторону старших разрядов по заднему фронту единичного импульса, поступив30 шего на его вход синхронизации с выхода счетчика 5.

Регистр 4 используется для хранения и выдачи команд на объект контроля. Цифровой элемент 5 задержки слу35 жит для задания рабочего цикла устройства. Единичный сигнал на его выходе появляется тогда, когда на его вход с выхода генератора 10 поступает а -К импульсов, где а.- номер ра40 бочего цикла, к- разрядность формируемого устройством случайного кода команды, т.е, после окончания формирования устройством случайного кода команды в текущем О. -м цикле рабо45 ^ты·

Сумматор 6 по модулю два предназначен для формирования информационного сигнала для регистра 3. Его входы соединены с выходами выборочных 5Q разрядов регистра 3. Сигнал на его выходе формируется в соответствии с логической функцией где x_u, Kj хс · выходные сигналы соответственно i- , i и с-го разрядов регистра 3.

Мультиплексор 7 нужен для коммутации кодовых наборов разрешенных команд. На его управляющий вход поступает псевдослучайная последовательность кодовых наборов с выхода регистра 3 сдвига, в соответствии с которой на его выход коммутируется ₅ один из кодов разрешенных команд, поступающих на его информационные входы с шин 13.1-13.6. Коммутатор 8 предназначен для передачи на вход регистра 4 команд либо случайного 1.0 кода команды, поступающего на его первый информационный вход с выхода регистра 2, либо кода разрешенной команды, поступающего на его второй информационный вход с выхода мульти- »5 плексора 7. Коммутация кода разрешенной команды, поступающего с выхода мультиплексора 7 на вход регистра 4, осуществляется при поступлении на управляющий вход коммутатора 8с 20 выхода блока 1 памяти нулевого сигнала, т.е. когда код, сформированный на выходе регистра 2, является для объекта контроля запрещенной командой . 25

Датчик 19 случайных чисел предназначен для формирования случайных кодов.

Резистор 22 изменяет свое сопротивление в зависимости от колебаний зо температуры. Рабочая точка резистора 22 выбрана так, чтобы уровень направления на Д-входе триггера 21 колебался в зависимости от температуры между логическими 0 и 1.

Формирование тактовых, импульсов на выходе генератора 10 производится только при наличии единичного сигнала, поступающего на его вход с выхода триггера 11 пуска. ₄₀

Триггер 11 управляет работой генератора 10. Он устанавливается в единичное состояние при поступлении единичного сигнала на вход 17 пуска устройства. Единичный сигнал на выходе триггера 11 разрешает функционирование генератора 10. Триггер 11 устанавливается в нулевое состояние при поступлении на его вход сброса единичного сигнала Ненорма с ₅₀ выхода элемента ИЛИ 26 блока 12 анализа.

Блок 12 анализа (фиг.З) необходим для сравнения выходных реакций контролируемого блока 15 с выходными 55 реакциями блока 16 хранения эталона и формирования сигналов Ненорма. Останов устройства и сигналов ошиб- ’ ки в случае расхождения выходных реакций контролируемого блока 15 и блока 16 хранения эталона.

Регистр 23 служит для приема, хранения и выдачи кода ошибки. Запись кода ошибки, поступающего на его информационные входы, происходит по заднему фронту импульса, поступающего на его синхровход от цифрового элемента 5 задержки.

Счетчик 24 считает сформированные устройством команды. Единичный сигнална его выходе переполнения появляется в соответствии с заданным коэффициентом пересчета, определяющимся необходимым количеством команд в последовательности, которую должно сформировать устройство для контроля проверяемого блока.

Разрядный блок 25 сравнения предназначен для поразрядного сравнения j выходных реакций контролируемого блока 15 и блока 16 хранения эталона. Код на выходе формируется в соответствий с ^логической функциейZ= YX + YX где X- коД выходной реакций контролируемого блока;

У- код выходной реакции эталонного блока.

Элемент ИЛИ 26 формирует сигнал Ненорма в случае расхождения выходных реакций контролируемого блока 15 и блока 16 хранения эталона и сигнал Останов устройства, если устройство формирует последовательность случайных команд заданной длины и при этом нет расхождений в вы ходных реакциях контролируемого блока 15 и блока 16. Единичный сигнал на его выходе появляется тогда, когда на его входы с выхода переполнения счетчика 24 и с выходов блока 25 поступает хотя бы один единичный сигнал.

Блок 12 анализа функционирует следующим образом.

На его входы поступают выходные реакции контролируемого блока 15 и блока 16 хранения эталона. Блок 25 поразрядно сравнивает их и формирует на своем выходе код, который поступает на входы элемента ИЛИ 26 и на информационные входы регистра 23, куда он записывается по заднему фронту импульса, поступившего с выхода цифрового элемента 5 задержки. Если выходные реакции не совпадают, код, сформированный на выходе блока 25, содержит хотя бы одну единицу, и на выходе элемента ИЛИ 26 появляется единичный сигнал, который является сигналом Ненорма блока 12 анализа. Код, записанный в регистр 23, поступает на блок индикации, и наличие в его разрядах единицы, является признаком сбоя.

На счетный вход счетчика 24 поступают импульсы от элемента 5, частота сравнения которых равна частоте формирования устройством случайных команд. Если устройство уже сформи- . ровало последовательность случайных команд заданной длины при условии, что не обнаружено расхождения в выходных реакциях контролируемого блока 15 и блока 16 хранения эталона, т.е. на синхровход счетчика 24 поступило число импульсов, равное заданному коэффициенту пересчета, то на его выходе появляется единичный сигнал. Этот сигнал поступает на вход элемента ИЛИ 26, и на его выходе формируется единичный сигнал, который является сигналом Останов устройства блока 12 анализа.

Шины 13.1-13.η служат для формирования кодовых наборов разрешенных команд. На выходе шин 13.1-13.Н всегда присутствует постоянный код разрешенной команды. Шины могут быть реализованы в виде тумблерных регистров - набора тумблеров.

Устройство работает следующим образом.

В исходном состоянии все элементы памяти установлены в О.(цепи установки исходного состояния не показаны) . Работа устройства начинается после поступления на вход 17 пуска устройства единичного сигнала Пуск, по которому триггер 11 переходит в единичное состояние и генератор 10 ⁴⁵ начинает формировать на своем выходе последовательность тактовых импульсов. Последовательность тактовых импульсов с выхода генератора 10 поступает на входы датчика 19 случайных чи- 50 сел, синхровход регистра 2 и вход цифрового элемента 5 задержки. С выхода датчика 19 на информационный вход регистра 2 сдвига поступают случайные сигналы, которые записываются 55 в него по задним фронтам тактовых импульсов, поступающих на его синхровход, с выхода генератора 10. После

1269141 6 того, как генератор 10 сформирует на своем выходе К тактовых импульсов, так как на выходе регистра 2 сдвига сформирован случайный К -разрядный 5 код команды, на выходе элемента 5 появляется единичный сигнал, который поступает на синхровходы регистров и 4 и на счетный вход счетчика 24 блока 12 анализа.

Случайный код команды, сформированный на выходе регистра 2 сдвига, поступает на адресный вход блока 1 памяти и на первый информационный вход коммутатора 8. На выходе блока 15 1 памяти появляется выходной сигнал, который поступает на управляющий вход коммутатора 8. Если этот сигнал единичный, т.е. код, сформированный на выходе регистра 2 сдвига, является разрешенной командой для контролируемого блока 15, то на Д-вход регистра через коммутатор 8 передается код команды, поступающий на первый информационный вход коммутатора 8 с выхо- да регистра 2. Если выходной сигнал блока 1 памяти нулевой, т.е. код, сформированный на выходе регистра 2 сдвига, - запрещенная команда для блока 15, то на Д-вход регистра 4 ком· 30 мутируется заведомо разрешенный код команды, поступающий на второй информационный вход коммутатора 8 с выхода мультиплексора 7.

Код с выхода регистра 3 сдвига поступает на управляющий вход мультиплексора 7, в соответствии с которым мультиплексор 7 передает на свой выход один из кодов разрешенных команд, поступающих на его информационные входы с шин 13.1-13.и.

На вход сумматора’ 6 по модулю два поступают сигналы с выходов выборочных разрядов регистра 3 сдвига (число таких разрядов для данного кон-. кретного случая должно быть четным), а выходной сигнал сумматора 6 по модулю два поступает на Д-вход регистра 3 сдвига. На этом цикл формирования устройством кода команды для контролируемого объекта заканчивается, и по (к+1)-му тактовому импульсу, выработанному генератором 10, элемент 5, выполненный на счетчике, обнуляется и по заднему фронту импульса, сформированного на его выходе, происходит запись информации, присутствующей на входах регистров

3,4 и 23 блока 12 анализа, соответстсброса триггера 11 пуска и вает работу устройства.

останавли1269141 венно в регистры 3, 4 и 23 блока 12 анализа, а устройство начинает формировать следующий код команды.

С выхода регистра 4 код команды поступает на входы контролируемого блока 15 и блока 16 хранения эталона, которые отрабатывают эту команду, и их выходные реакции поступают на блок 25 сравнения, который, в случае несовпадения выходных реакций, формирует сигнал, останавливающий работу устройства, а на индикацию поступает код ошибки. Если выходные реакции блоков 15 и 16 совпадают, на выходе элемента ИЛИ 26 блока 12 анализа присутствует нулевой сигнал, а на выходе регистра 23 - нулевой код.

Если случайный код, сформированный на выходе регистра 2, является запрещенной командой для контролируемого блока 15, то вместо него подставляется один из заведомо разрешенных кодов команд, поступающих с шин 13.1-13.9. Подстановка

- разрешенного кода происходит по закону псевдослучайной последовательности, формируемой регистром 3 сдви-< га, который совместно с сумматором 6 по модулю два образует генератор псевдослучайных кодов. Смена кода на выходе регистра 3 сдвига происходит в начале каждого рабочего цикла по (0.-1)« +1-му импульсу, выработанному генератором 10 тактовых импуль+ . сов, где а.- номер рабочего цикла, К- разрядность кода.

Так как формируемый на выходе регистра 2 сдвига код является случайным, случайным является и то, что он окажется запрещенной командой для объекта контроля, т.е. выбор кода разрешенной команды из всех возможных, в случае появления на выходе регистра 2 сдвига кода запрещенной· команды, будет также случайным. Т.е. подстановка кода разрешенной команды не ухудшает вероятностных свойств последовательности команд, формируемой устройством. . jq тения логичес-

Claims (2)

1. Изобретение относитс  к вычислительной технике, в частности к устройствам дл  контрол  сложных логических схем, программных блоков и микропроцессоров. Цель изобретени  - повьшение дос товерности контрол , а также расширение области применени  за счет обеспечени  контрол  логических бло ков, вьтолненных на базе программируемых узлов и содержащих запрещенные команды. На фиг.1 представлена функционал на  схема устройства; на фиг.2 функциональна  схема датчика случай ных чисел} на фиг.З - функциональна  схема блока анализа| на фиг.4 временна  диаграмма функционировани устройства. Устройство содержит блок 1 пам ти,- 20 регистры 2 и 3 сдвига, регистр 4 тес товых команд, элемент 5 задержки, сумматор 6 по модулю два, мультиплексор 7, коммутатор 8, генератор 9 случайных чисел, генератор 10 импульсов , триггер 11 пуска, блок 12 анализа, шины 13.1-13.il задани  кодов разрешенных тестовых команд, блок 14 индикации, контролируемый блок 15, блок 16 хранени  эталона, вход 17 пуска устройства, генератор 18 тактовых импульсов, датчик 19 слу чайных чисел, генератор 20 псевдослучайной последовательности. Датчик 19 случайных чисел (фиг.2). содержит триггер 21 и резистор 22 с измен ющимс  в зависимости от коле баний температуры сопротивлением. Блок 12 анализа (фиг.З) содержит регистр 23, счетчик 24 числа тестовых команд, разр дный блок 25 сравне ни , элемент ИЛИ 26. Блок 25 может быть выполнен на группе сумматоров. Обозначени  на фиг.4 соответствуют обозначени м, введенным на фиг.1, Рассмотрим назначение отдельных функциональных элементов устройства. Блок 1 пам ти предназначен дл  хранени  управл ющих команд и представл ет собой однобитовое запоминаю щее устройство статического типа. Ин формаци  на его выходе присутствует тогда, когда на адресный вход поступает соответствующий адрес. код поступивший на адресньш вход блока 1 пам ти,  вл етс  разрешенной командо дл  контролируемого блока, на выходе блока 1 пам ти присутствует единичньй сигнал. Если код  вл етс  запрещенной командой, на выходе блока 1 пам ти по вл етс  нулевой сигнал. Регистр 2 сдвига предназначен дл  преобразовани  последовательности случайных чисел, поступающей на его Двход с выхода датчика 19 случайных чисел , в параллельный код. Запись значени  очередного разр да параллельного кода в регистр 2 производитс  по заднему фронту синхронизирующего импульса, поступившего на его синхровход с выхода генератора 10. Регистр 3 сдвига необходим дл  управлени  мультиплексором 7. На его Д-вход поступает сигнал с вькода сумматора 6 по модулю два. Его выход подключен к управл ющим входам мультиплексора 7, а сигналы выборочных разр дов, кроме того, поступают на входы сумматора 6 по модулю два, т.е. через сумматор 6 по модулю два образуетс  обратна  св зь. Запись сигнала , поступающего на Д-вход регистра 3 сдвига, осуществл етс  в младший разр д с одновременным сдвигом хран щейс  в регистре кодовой комбинации в сторону старших разр дов по заднему фронту единичного импульса, поступившего на его вход синхронизации с выхода счетчика 5. Регистр 4 используетс  дл  хранени  и выдачи команд на объект контрол . Цифровой элемент 5 задержки служит дл  задани  рабочего цикла устройства . Единичный сигнал на его выходе по вл етс  тогда, когда на его вход с выхода генератора 10 поступает а -К импульсов, где а- номер рабочего цикла, к- разр дность формируемого устройством случайного кода команды, т.е. после окончани  формировани  устройством случайного кода команды в текущем О. -м цикле работы . Сумматор 6 по модулю два предназначен дл  формировани  информационного сигнала дл  регистра 3. Его входы соединены с выходами выборочных разр дов регистра 3. Сигнал на его выходе формируетс  в соответствии с логической функцией Z х-,® Xi@©X, , где XL, Xj ,..jXc выходные сигналы и с-го разсоответственно р дов регистра 3. Мультиплексор 7 нужен дл  коммутации кодовых наборов разрешенных команд. На его управл ющий вход поступает псевдослучайна  последоватейьность кодовых наборов с выхода регистра 3 сдвига, в соответств с которой на его выход коммутируетс один из кодов разрешенных команд, поступа зщих на его информационные входы с шин 13.1-13.1 . Коммутатор 8 предназначен дл  передачи на вход регистра 4 команд либо случайного кода команды, поступающего на его .первьй информационньй вход с выхода регистра 2, либо кода разрешенной команды, поступающего на его второй информационный вход с выхода мульти плексора 7. Коммутаци  кода разреше ной команды, поступаюш.его с выхода мультиплексора 7 на вход рех истра 4 осуществл етс  при поступлении на управл ющий вход коммутатора 8с выхода блока 1 пам ти нулевого сигнала , т.е. когда код, сформированньш на выходе регистра 2,  вл етс  дл  объекта контрол  запрещенной командой . Датчик 19 случайных чисел предназначен дл  формировани  случайных кодов. Резистор 22 измен ет свое сопротивление в зависимости от колебаний температуры. Рабоча  точка резистор 22 выбрана так, чтобы уровень напра лени  на Д-входе триггера 21 колебалс  в зависимости от температуры между логическими О и 1. Формирование тактовых, импульсов на выходе генератора 10 производитс  только при наличии единичного сигнала , поступающего на его вход с выход триггера 11 пуска. Триггер 11 управл ет работой гене ратора 10. Он устанавливаетс  в единичное состо ние при поступлении еди ничного сигнала на вход 17 пуска устройства. Единичный сигнал на выходе триггера 11 разрешает функциони рование генератора 10. Триггер 11 устанавливаетс  в нулевое состо ние при поступлении на его вход сбро са единичного сигнала Ненорма с выхода элемента ИЛИ 26 блока 12 анализа . Блок 12 анализа (фиг.З) необходим дл  сравнени  выходных реакций контролируемого блока 15 с выходными реакци ми блока 16 хранени  эталона и формировани  сигналов Ненорма. Останов устройства и сигналов ошиб ки в случае расхождени  выходных реакций контролируемого блока 15 и блока 16 хранени  эталона. Регистр 23 служит дл  приема, хранени  и выдачи кода ошибки. Запись кода ошибки, поступающего на его информационные входы, происходит по заднему фронту импульса, поступающего на его синхровход от цифрового элемента 5 задержки. Счетчик 24 считает сформированные устройством команды. Единичный сигнална его выходе переполнени  по вл етс  в соответствии с заданным коэффициентом пересчета, определ ющимс  необходимым количеством команд в последовательности , которую должно сформировать устройство дл  контрол  провер емого блока. Разр дный блок 25 сравнени  предназначен дл  поразр дного сравнени  j выходных реакций контролируемого блока 15 и блока 16 хранени  эталона. Код на выходе формируетс  в соответствии с лoгичecJкoй функциейZ YX + YX , где Х- код выходной реакций контролируемого блока; Y- код выходной реакции эталонного блока. Элемент ИЛИ 26 формирует сигнал Ненорма в случае расхождени  выходных реакций контролируемого блока 15 и блока 16 хранени  эталона и сигнал Останов устройства, если устройство формирует последовательность случайных команд заданной длины и при этом нет расхождений в выходных реакци х контролируемого блока 15 и блока 16. Единичный сигнал на его выходе по вл етс  тогда, когда на его входы с выхода переполнени  счетчика 24 и с выходов блока 25 поступает хот  бы один единичный сигнал. Блок 12 анализа функционирует еле-. дукицим образом. На его входы поступают выходные реакции контролируемого блока 15 и блока 16 хранени  эталона. Блок 25 поразр дно сравнивает их и формирует на своем выходе код, который поступает на входы элемента ИЛИ 26 на информационные входы регистра 23, куда он записываетс  по заднеу фронту импульса, поступившего с выхода цифрового элемента 5 задержки. сли выходные реакции не совпадают. код, сформированный на выходе блока 25, содержит хот  бы одну единицу, и на выходе элемента Ш1И 26 по вл етс  единичный сигнал, который  вл етс  сигналом Ненорма блока 12 анализа. Код, записанный в регистр 23, поступает на блок индикации, и наличие в его разр дах единицы,  вл етс  признаком сбо . На счетный вход счетчика 24 поступают импульсы от элемента 5, частота сравнени  которых равна частот формировани  устройством случайных команд. Если устройство уже сформировало последовательность случайных команд заданной длины при условии, что не обнаружено расхождени  в выходных реакци х контролируемого бло ка 15 и блока 16 хранени  эталона , т.е. на синхровход счетчика 24 поступило число импульсов, равное заданному коэффициенту пересчета, то на его выходе по вл етс  единичный сигнал. Этот сигнал поступает на вход элемента ИЛИ 26, и на его выходе формируетс  единичный сигнал который  вл етс  сигналом Останов устройства блока 12 анализа. Шины 13.1-13.h служат дл  форми ровани  кодовых наборов разрешенных команд. На выходе шин 13.1-i3.h всегда присутствует посто нный код разрешенной команды. Шины могут быт реализованы в виде тумблерных регистров - набора тумблеров. Устройство работает следующим образом. В исходном состо нии все элемент пам ти установлены в О.(цепи уста новки исходного состо ни  не показаны ) . Работа устройства начинаетс  после поступлени  на вход 17 пуска устройства единичного сигнала Пуск по которому триггер 11 переходитв единичное состо ние и генератор 10 начинает формировать на своем выход . последовательность тактовых импульс Последовательность тактовых импульсов с выхода генератора 10 поступае на входы датчика 19 случайных чисел , синхровход регистра 2 и цифрового элемента 5 задержки. С в хода датчика 19 на информационньй йход регистра 2 сдвига поступают с чайные сигналы, которые записываютс в него по задним фронтам тактовых и пульсов, поступающих на его синхровход , с выхода генератора 10. Посл того, как генератор 10 сформирует на своем выходе к тактовых импульсов, так как на выходе регистра 2 сдвига сформирован случайный К -разр дный код команды, на выходе элемента 5 по вл етс  единичньш сигнал, который поступает на синхровходы регистров 3и 4 и на счетный вход счетчика 24 блока 12 анализа. Случайный код команды, сформированный на выходе регистра 2 сдвига, поступает на адресный вход блока 1 пам ти и на первый информационньй вход коммутатора 8. На выходе блока 1 пам ти по вл етс  выходной сигнал, который поступает на управл ющий вход коммутатора 8. Если этот сигнал единичньй , т.е. код, сформированный на выходе регистра 2 сдвига,  вл етс  разрешенной командой дл  контролируемого блока 15, то на Д-вход регистра 4через коммутатор 8 передаетс  код команды, поступающий на первый информационный вход KOMJ iyTaTopa 8 с выхода регистра
2. 2. Если выходной сигнал блока 1 пам ти нулевой, т.е. код, сформированный на выходе регистра 2 сдвига, - запрещенна  команда дл  блока 15, то на Д-вход регистра 4 коммутируетс  заведомо разрешенный код Команды, поступающий на второй информационный вход коммутатора 8 с выхода мультиплексора 7. Код с выхода регистра 3 сдвига поступает на управл ющий вход мультиплексора 7, в соответствии с которым мультиплексор 7 передает на свой выход один из кодов разрешенных команд, поступающих на его информационные входы с шин 13.1-13.п. На вход сумматора 6 по модулю два поступают сигналы с выходов выборочных разр дов регистра 3 сдвига (число таких разр дов дл  данного кон-; кретного случа  должно быть четным), а выходной сигнал сумматора 6 по модулю два поступает на Д-вход регистра 3 сдвига. На этом цикл формировани  устройством кода команды дл  контролируемого объекта заканчиваетс , и по (к+1)-му тактовому импульсу , вьфаботанному генератором 10, элемент 5, выполненный на счетчике, обнул етс  и по заднему фронту импульса , сформированного на его выходе , происходит запись информации, присутствующей на входах регистров 3,4 и 23 блока 12 анализа, соответственно в регистры 3, 4 и 23 блока 12 ана лиза, а устройство начинает формиро вать следующий код команды. С выхода регистра 4 код команды поступает на входы контролируемого блока 15 и блока 16 хранени  эталона , которые отрабатывают эту команд и их выходные реакции поступают на блок 25 сравнени , который, в случае несовпадени  выходных реакций, формирует сигнал, останавливающий р боту устройства, а на индикацию пос тупает код ошибки Если выходные реакции блоков 15 и 16 совпадают, на выходе элемента ИЛИ 26 .блока 12 анализа присутствует нулевой сигнал а на выходе регистра 23 - нулевой код. Если случайньй код, сформированный на выходе регистра 2,  вл етс  запрещенной командой дл  контролируемого блока 15, то вместо него подставл етс  один из заведомо разрешенных кодов команд, поступающих с шин 13.1-13.h . Подстановка разрешенного кода происходит по закону псевдослучайной последовательности , формируемой регистром 3 сдви га, который совместно с сумматором 6 по модулю два образует генератор псевдослучайных кодов. Смена кода на выходе регистра 3 сдвига происхо дит в начале каждого рабочего цикла по (о.-1)к + 1-му импульсу, выработанному генератором 10 тактовых импуль сов, где о.- номер рабоч.его цикла, -К- разр дность кода. Так как формируемый на вькоде ре гистра 2 сдвига код  вл етс  случай ным, случайным  вл етс  и то, что он окажетс  запрещенной командой дл  объекта контрол , т.е. выбор кода разрешенной команды из всех Возможных, в случае по влени  на вы ходе регистра 2 сдвига кода запрещенной -команды, будет также случайным . Т.е. подстановка кода ра решенной команды не ухудшает веро т ностных свойств последовательности команд, формируемой устройством. . В случае, если после формировани  устройством заданного числа случайны команд,расхождени  выходных реакций блоков .15 и 16 не обнаружено, блок 12 анализа формирует на своем выходе единичный сигнал Останов устройства , который поступает .на Я сброса триггера 11 пуска и останавливает работу устройства. Формула изобретени  Устройство дл  контрол  логических блоков, содержащее генератор тактовых импульсов, генератор случайных чисел, коммутатор, блок анализа и блок индикации, причем вход пуска устройства соединен с входом пуска генератора тактовых импульсов, выход которого соединен с синхровходом генератора случайных чисел, группа выходов блока анализа соединена с группой информационных входов блока индикации, отличающеес  тем, что, с целью повышени достоверности контрол , а также расширени  области применени  за счет обеспечени  контрол  логических блоков, выполненных на базе программируемых узлов и содержащих запрещенные команды , оно содержит элемент задержки, генератор псевдослучайной последовательности , блок пам ти, регистры сдвига, регистр тестовых команд, мультиплексор, блок хранени  эталона , а блок анализа содержит разр дный блок сравнени , счетчик числа тестовых команд, элемент ШШ и регистр , причем выход генератора тактовых импульсов соединен с входом элемента задержки, выход которого соединен с входами синхронизации генератора псевдослучайной последовательности , регистра, регистра тестовых команд и со счетньмвходом счетчика числа тестовых команд, выход переполнени  которого со.единен через элемент ИЛИ с входом блокировки генератора тактовых импульсов, группа выходов генератора случайных чисел соединена с группой адресных входов блока пам ти и с первой группой информационных входов коммутатора, выходы которого соединены с информационными входами регистра тестовых команд, выходы которого соединены с информационными входами контролируемого логического блока и блока хранени  эталона, группа выходов которого соединена с первой группой информационных входов разр дного блока сравнени , втора  группа информационных входов которого соединена с группой выходов контролируемого логического блока, группа выходов разр дов совпадени  разр дного блока сравнени 

   91

   соединена с группой входов элемента ИЛИ и с информационньп ш входами регистра , выходы которого соединены с выходами блока анализа, выходы генератора псевдослучайной последовательности соединены с управл ющими входами мультиплексора, rv информационных групп которого (- число разрешенных тестовых команд устройства) под69141 10

   ключены к одноименным шинам задани  кодов разрешенных тестовых команд устройства, группа выходов мультиплексора соединена с второй группой

   с информационных входов коммутатора, первый управл ющий вход которого соединен с выходом блока пам ти и с вторым инверсным управл ющим входом коммутатора.

   фиг.1

   fff

   Л .С

   фиг. г

   От 5 От 15

   - U :J :J

   пп,, ,,f1n

   л Лу- Д Aj.i.f 1-f ...Ли...Д1....Д1

   OmfS .

   фиг.з

   ф{/.4