SU919070A1 - Цифровой фазосдвигатель - Google Patents
Цифровой фазосдвигатель Download PDFInfo
- Publication number
- SU919070A1 SU919070A1 SU802968827A SU2968827A SU919070A1 SU 919070 A1 SU919070 A1 SU 919070A1 SU 802968827 A SU802968827 A SU 802968827A SU 2968827 A SU2968827 A SU 2968827A SU 919070 A1 SU919070 A1 SU 919070A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- pulse
- output
- shift register
- inputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
(54) ЦИФРОВОЙ ФАЗОСДВИГАТЕЛЬ
1
Изобретение относитс к импульсной технике и может быть использовано как в измерительной, так и в вычислительной технике.
Известно устройство дл синхронизации импульсов, содержащее два триггера, два ключа, источник тактовых импульсов, одновибратор, ждущий блокинг-генератор, три установочных ключа, дополнительный триггер, усилитель, источник синхронизируемых импульсов, три элемента И и элемент ИЛИ 1 .
Однако устройство позвол ет восстанавливать тактовые импульсы при кратковременных (одиночных) сбо х, но не позвол ет восстанавливать два и более импульсов и не обеспечивает возможности сдвига фазы выходных импульсов.
Наиболее близким по технической сущности к предлагаемому вл етс цифровой фазовращатель, содержащий генератор счетных импульсов, подключенный одновременно к первым входам двух формирователей одиночных импульсов и к пер-
Claims (2)
- вым входам Двух вентилей, два блсйа счета, каждый из которых состоит из последовательно соедшюнных триггера, вентил и счетчика импульсов, причем выход счетчика импульсов подключен одновременно ко BTopoNry входу триггера и через первые входы и вькоды п элементов И - к соответствующим входам счетчика импульсов, начина со второго входа, причем вторые входы элементов И первого и второго блоков счета соединены с выходами буферного регистра, на вход которого включен код управлени , вькоды счетчиков импульсов первого и второго блоков счета подютючены к первому и второму входам соответственно Дополнительного триггера, выход которого вл етс выходом цифрового ({йЗовращател , вторые входы вентилей первого и второго блоков счета соед;шены с выходом генератора счетных импульоов , причем вход цифрового фазовраща тел подключаетс одновременно ко в1ч рому входу первого формировател оди- HOHiibix импульсов н через инвертор к второму входу второго формировател одиночных импульсов 2 . Данное устройство дл своей работы требует точного соответстви между частотой счетных импульсов, разр даостью счетчиков и частотой входного сигнала , а именно частота счетных импульсов должна быть равна , где TB,период повторени входных импульсов, а количество дискретов сдвига фазы не может быть отличным от 2 , где п разр дность счетчиков, что ограничивает функциональные возможности устройства. Кроме того, выходной сигнал повтор ет входной сигнал с заданной задержкой , и в случае наличи сбо во входной последовательности этот сбой повтор етс на выходе, что характеризует ниокую помехоустойчивость устройства при случайных помехах. Этот ж:е недостаток не позвол ет воо станавливать выходной импульс при закономерном отсутствии некоторых импульсов во входной импульсной последовательности , что необходимо, например , в устройствах тактовой сн осрони- зации. Цель изобретени - расширение функциональных .возможностей устройства. Цель достигаетс тем, что в устройство , содержащее генератор счегаых импульсов , подключенный к входу формировател одиночных импульсов (ФОИ), буферный регистр и арнггер, введены п . разр дный, сдвиграющий регистр, дешиф;-. ратори; сумматор по модулю два, причем выход ФОИ соединен с входом перезаписи ферного регистра, выход генератора счетных импульсов соединен с тактовыми входами сдвигающего регистра и тригге ра, выходы буферного регистра поД1Шюче ны к входам параллельной записи ющего регистра,. выходы которого чены к входам дешифратора, выход дешн ратора подключен к D -входу триггера, выход которого, а также два выхода сдви ющего регистра подключены к входам сумматора по модулю два, выход которого соединен с входом последо зательной записи с/№игающего регистра. На фиг. 1 представлена схема устрой ства; на фиг. 2 - диаграмма, по сн юща его работу. Цифровой фазосдвигатель содержит генартор 1 счетных импульсов, формирователь 2 одиночного импульса, буферный регистр 3, сдвигающий регистр 4, дешифратор 5, триггер 6 и сумматор 7 по два. Выход генератора 1 подключен к тактовым входам формировател 2, сдвигающего регистра 4 и триггера 6. Вькоды всех разр дов сдвигающего регистра 4 подключены параллельно Ко входам дешифратора 5, а выходы двух разр дов сдвигающего регистра 4 подключены ко входам сумматора 7, третий вход сумматора 7 подключен к выходу триггера 6, Выход дешифратора 5 соединен со входом 13 триггера 6, выход сумматора 7 соединен со входом последовательной записи сдвигающего регистра 4, а выход формировател 2 соединен со входом А переписи буферного регистра 3, выходы которого соединены со входами параллельной записи сдвигающего регистра 4. На вход формировател 2 поступает входной сигнал, на входы параллельной записи буферного регис1ра 3 поступает код САб определ ющий сдвиг выходного импульса относительно входного. Устройство работает следующим образом . Замкнута дискретна система, образованна сдвигающим регистром 4, дешифратором 5, сумматором 7 и триггером 6, представл ет собой устройство с Р устойчивыми состо ни ми, циклически пере- хо;Вдщими из одного в другое при поступлении очередного тактового импульса от генератора 1. (Под состо нием понимаетс совокупность двоичных сигналов на выходах сдвигающего регистра 4), Количество Р устойчивых состо ний определ етс логикой дешифратора 5 и номерами разр дов, подключенных к сумматору 7, причем величина Р может быть установлена любой в пределах от 2 до 2 где п - разр дность сдвигающего регистра 4. Диаграмма состо ний сдвигающего регистра 4 условно показана на фиг, 2, Номера в кружках показьюают условный номер состо ни . Состо ние Р условно соответствует состо нию, дешифрируемому дешифратором 5. Входной сигнал (импульс или видеосигнал ) поступает на формирователь 2. На выходе формировател образуетс одиночный импульс, синхронизованный с импульсами генератора 1. Этот импульс поступает на вход А перезаписи буферного регистра 3, в {результате чего в сдвигающий регистр 4 записьюаетс кодНсдб поступающий на входы параллельной записи бус ерного регистра 3. Состо ние сдвигающего регистра 4, соответствующее коду N,2). на фиг. 2 условно обозначено через К. Следующим импульсом генератора 1 это состо ние переводитс в состо ние К+1 и т.д. При по влении в сдвигающем регистре 4 состо ни Р, на выходе дешифратора 5 формируетс импульс , которьй поступает на выход устройства и запоминаетс на один такт с триггером 6. Импульс с выхода триггер 6 через сумматор 7 по модулю два поступает на вход 1 сдвигающего регистр и следующим тактом переводит регистр 4 в исходное состо ние, № 1. Таким образом, выходной импульс по вл етс через (Р-К) тактов после прихода входного импульса. Поскольку номер состо ни К определ етс кодом сдвиг может быть сделан любым от О до Р тактов. Если входные импуль сы в течение некоторого времени не пос тупают, выходной импульс будет периодически повтор тьс через каждьге Р так тов, что соответствует запоминанию положени импульса в сетке тактовых импульсов и восстановлению отсутствующих входных импульсов с заданным сдвигом. При поступлении следующего входного и пульса процесс повтор етс . Если период повторени входных им|Пульсов меньше, чем (Р-К) тактов, то сдвигающий регистр возвращаетс в состо ние К, не достига состо ни Р, и выходной импульс не формируетс . Если интервал между входными импульсами находитс в пределах от Р-К до Р тактов, то каждому входному импульсу на выходе соответствует импульс с задержкой на Р-К тактов. Если входные импульсы отсутствуют, то на выходе формируютс импульсы с периодом Р тактов. Таким образом, устройство способно выполн ть следующие функции: 1.Запоминание положени входного импульса с заданной задержкой - при отсутствии некоторьгх импульсов в последовательности с периодом, равным Р тактов. 2.Блокировка импульсной последовательности - при интервалах между входными импульсами, меньших Р-К тактов. 3.Формирование вькодных импульсов с заданной (управл емой) задержкой на Р-К тактов относительно.входного сигна ла - при поступлении периодической псх ледовательности входных импульсов с периодом повторени Т, наход щимс в пределах от Р-К до Р тактов. 4. Формирование импульса длительностью , равной периоду тактовой частоты и с заданным периодом повторени Р тактов , т.е. деление частоты генератора счетных импульсов на коэффициент Р - при отсутствии входного сигнала. Переход от выполнени одной функции к выполнению другой происходит при изменений параметров входного сигнала. При выполнении всех этих функций значени Р и К могут устанавливатьс произвольно в следующих пределах: -, , где и - число разр дов сдвигающего регистра . Величина I определ етс логикой де шифратора и номерами разр дов сдвигающего регистра, подключенных к сумматору по модулю два. Величина К определ етс кодом . Использование изобретени с помощью унифицированной схемы решает разнообразные задачи в аппаратуре различного назначени . Реализаци основной функции запоминани положени входного импульса и его восстановление в случае сбо повышает помехоустойчивость различных импульсных устройств, а также обеспечивает возможность создани полностью дискретных схем тактовой синхронизации , что упролает регулировочно- наладочные операции, сокращает затраты на разработку и производство и в целом снижает себестоимость изделий при обеспечении высоких энергетических и весовых характеристик. Реализаци друг(1Х функций устройства создает на базе единой типовой схемы хронизаторы, индикаторы состо ни и прочие импульсные дискрет 1ые системы. Формула изобретени Цифровой фазосдвигатель, содержащий генератор счетных импульсов, подключенный к входу формировател одиночных импульсов, буферный регистр и триггер, отличающийс тем, что, с целью расш1фени функциональных возможностей, в него введены п -разр дный сдвигающий регистр, дешифратор и сумматор по модулю два, причем выход формировател одиночных импульсов соединен с входом перезаписи буферного регистра, выход генератора счетньк импульсов соединен с тактовыми входами сдвигающего регистра и триггера, выходы 79 буферного регистра подключены к входам Параллельной записи сдвигающего регистра , выходы тсоторого подключены к входам дешнфратсра, выход дешифратора подключен к D - входу триггера, выход которого, а также два выхода сдвигающего регистра подключены к. входам сумматора по модулю два, выход которого 7О соединен с входом последовательной ааписи сдвигающего регистра. Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР № 571890, кл. Н ОЗ К 5/13, 1975.
- 2.Авторское свидетельство СССР N 4741О2, кл. Н 03 К 5/13, 1973,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802968827A SU919070A1 (ru) | 1980-06-30 | 1980-06-30 | Цифровой фазосдвигатель |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802968827A SU919070A1 (ru) | 1980-06-30 | 1980-06-30 | Цифровой фазосдвигатель |
Publications (1)
Publication Number | Publication Date |
---|---|
SU919070A1 true SU919070A1 (ru) | 1982-04-07 |
Family
ID=20912893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802968827A SU919070A1 (ru) | 1980-06-30 | 1980-06-30 | Цифровой фазосдвигатель |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU919070A1 (ru) |
-
1980
- 1980-06-30 SU SU802968827A patent/SU919070A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4160154A (en) | High speed multiple event timer | |
JPH04229495A (ja) | 線形帰還シフト・レジスタの状態を模擬する方法および装置 | |
SU919070A1 (ru) | Цифровой фазосдвигатель | |
US4764687A (en) | Variable timing sequencer | |
SU1732465A1 (ru) | Управл емый делитель частоты следовани импульсов | |
SU1531080A1 (ru) | Генератор кодовых последовательностей импульсов | |
RU1777131C (ru) | Стохастический генератор функций Уолша | |
SU615516A1 (ru) | Датчик псевдослучайных последовательностей | |
SU871322A1 (ru) | Устройство дл синхронизации импульсов | |
SU1522385A1 (ru) | Программируемый генератор импульсных последовательностей | |
SU1269141A1 (ru) | Устройство дл контрол логических блоков | |
SU782136A1 (ru) | Генератор серии импульсов | |
SU1290282A1 (ru) | Устройство дл синхронизации вычислительной системы | |
SU1760631A1 (ru) | Кольцевой счетчик | |
SU1260944A1 (ru) | Устройство дл сравнени чисел | |
SU1656685A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU1233131A1 (ru) | Стохастический генератор функций Хаара | |
SU1709268A1 (ru) | Устройство дл коррекции шкалы времени | |
Ahamed | BSTJ briefs: Extension of multidimensional polynomial algebra to domain circuits with multiple propagation velocities | |
JPH0481376B2 (ru) | ||
SU607221A1 (ru) | Устройство дл контрол двухтактного двоичного счетчика | |
SU815922A1 (ru) | Управл емый делитель частотыСлЕдОВАНи иМпульСОВ | |
SU1674128A1 (ru) | Устройство дл локализации неисправностей | |
SU1123106A1 (ru) | Счетчик с контролем | |
SU1660004A1 (ru) | Устройство для контроля микропроцессора |