SU1709268A1 - Устройство дл коррекции шкалы времени - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - повышение помехоустойчивости. Устройство содержит генератор 1. фазосдвигающий блок 2, делитель 3 частоты, реверсивный счетчик 4, регистр 5 сдвига, преобразователь 6 кода коррекции, элемент И 7, счетчик 8, дешифратор 9, формирователь 10 одиночных импульсов, формирователь 11 сигнала управлени . В устройство введены три дополнительных элемента И 12-14, элемент ИЛИ 15, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16, три триггера 17- 19, позвол ющие обеспечить прием повторного кода коррекции. Устройство может найти применение в системах синхронизации, синхронизирующих устройствах дл  коррекции шкалы времени. 2 ил.сл

Description

о ю ю

DS

00

Изобретение относитс  к радиотехнике и может быть использовано в системах синхронизации , в синхронизирующих устройствах дл  коррекции шкалы времени.

Известно устройство дл  коррекции шкалы времени, содержащее генератор, хранитель времени, регистр сдвига, элемент И, счетчик, делитель частоты и два формировател  управл ющих сигналов.

Известно также устройство дл  коррекции шкалы времени, содержащее генератор тактовых импульсов, два делител  частоты. регистр сдвига, элемент И, формирователь импульсов, блок сравнени  кодов и два триггера.

Кроме того, известно устройство дл  коррекции шкалы времени, содержащее генератор , фазосдвига1ощий блок, делитель частоты, электронный переключатель, элемент И, два счетчика импульсов, сумматор, регистр сдвига, преобразователь кода коррекции , дешифратор, формирователь сигнала управлени , элемент ИЛИ и формирователь одиночных импульсов.

Указанные устройства имеют низкую помехоустойчивость, так как искажение кода коррекции призаписи его в регистр сдвига , наприме Pi вследствие воздействи  помех приводит к ошибке в коррекции формируемой в устройстве шкалы времени. Кроме того, под дейстивем помех возможно несанкционированное проведение коррекции на произвольную величину, что приводит к ошибке формировани  времени..

Наиболее близким к предлагаемому  вл етс  устройство дл  коррекции шкалы времени, которое содержит последовательно соединенные генератор, фазосдвигающий блок и делитель частоты, а также реверсивный счетчик, регистр сдвига, преобразователь кода коррекции, элемент И, счетчик, дешифратор, формирователь одиночных импульсов (ОИ) и формирователь сигнала управлени  (СУ). Входы преобразовател   вл ютс  входом сигнала Код коррекции устройства {информационным входом устройства). Информационный и тактовый выход преобразовател  подключены к соответствующим входам регистра, выход младшего разр да которого подключен к первому управл ющему входу фазосдвигающего блока, а выходы старших разр дов соединены с входами записи счетчика . Тактовый выход преобразовател  подключен к счетному входу счетчика, вход установки которого  вл етс  входом сигнала Ввод коррекции устройства. Выходы разр дов счетчика через дешифратор подключены к первому входу формировател 

ОИ, второй вход которого соединен с первым входом элемента И и с выходом фазосдвигающего блока. Выход элемента И подключен к входу вычитани  счетчика, выход которого через формирователь СУ соединен с вторым управл ющим входом фазосдвигающего блока и с вторым входом элемента И. Выход формировател  ОИ подключен к второму входу формировател  СУ

0 и к входу предварительной записи счетчика. Известное устройство работает следующим образом.

Генератор  вл етс  источником импульсов стабильной частоты, например, 5

5 МГц дл  запуска фазосдвигающего блока, который выполнен в виде делител  частоты С переменным коэффициентом делени . В исходном состо нии коэффициент делени  фазосдвигающего блока равен К, что опре0 дел етс  наличием на его втором управ; л ющем входе сигнала О с выхода формировател  СУ независимо от уровн  сигнала на первом управл ющем входе. Импульсы с выхода фазосдвигающего блока

5 поступают на вход делител .

Делитель производит дальнейшее деление частоты генератора 1, например, до 1 /60 Гц и осуществл ет счет времени (минут и часов). Формируема  делителем шкала

0 времени представл ет собой совокупность импульсных сигналов с частотами от частоты входного сигнала делител  до 1 /60 Гц и кода времени (минут и часов).

Коррекци  шкалы времени происходит

5 следующим образом.

На вход Ввод коррекции устройства, т.е. на вход R счетчика подаетс  импульс. При этом-счетчик сбрасываетс  и на выходе дешифратора по вл етс  сигнал О, который подготавливает к работе формирователь ОИ. На информационный вход устройства, т.е. на первый и второй входы преобразовател , подаетс  последовательный код коррекции, имеющий следующую

5 структуру: младший разр д- знак, старшие разр ды - величина коррекции в двоичном коде. Код коррекции поступает по двум лини м св зи, например, в виде кода единиц и кода нулей. При этом 1 кода коррекции

0 соответствует наличие импульса на линии св зи кода единиц и отсутствие импульса на линии св зи кода нулей, а О - отсутствие импульса на линии св зи кода единиц и наличие импульса на линии св зи

5 кода нулей. На информационном выходе преобразовател  формируетс  пр мой последовательный код коррекции, который записываетс  в регистр под воздействием тактовых импульсов, формирующихс  на тактовом выходе преобразовател . Одновременно счетчик подсчитывает число тактовых импульсов, т.е. число записанных в регистр разр дов кода коррекции. При записи в регистр всех разр дов кода на выходе дешифратора по вл етс  сигнал 1. который запускает формирователь. Формирователь ОИ выдел ет второй с момента своего запуска импульс из последовательности импульсов, поступающих на его первый вход с выхода блока фазосдвигающего. Импульс с выхода формировател ОИ поступает на вход предварительной записи счетчика и на второй вход формировател  СУ. При этом по переднему фронту импульса с выхода формировател  ОИ код, определ ющий величину коррекции, из старших разр  дов регистра записываетс  в счетчик, на выходе которого по вл етс  сигнал К. Этот сигнал 1 поступает на первый формировател  СУ, разреша  формирование сигнала управлени . Сигнал управлени  в виде сигнала 1 по вл етс  на выходе формировател  СУ по заднему фронту импульса на выходе формировател  ОН. Сигнал управлени  с выхода формировател  СУ поступает на второй управл ющий вход блока фазосдвигающего и измен ет его коэффициент делени  на Ktl в зависимости от знака коррекции, поступающего на первый управл ющий вход фазосдвигающего блока с выхода младшего разр да регистра. Изменение коэффициента делени  фазосдвигающего блока приводите сдвигу формируемой делителем шкалы времени. Одновременно сигнал управлени  разрешает прохождение импульсов с выхода блока через элемент И на вход вычитани  счетчика. Двоичный код величины коррекции, записанный в счетчике , начинает считыватьс . По окончании считывани , когда счетчик обнул етс  на его выходе по вл етс  сигнал О, который возвращает формирователь СУ в исходное состо ние. Сигнал О с выхода формировател  СУ восстанавливает исходный коэффициент делени  К фазосдвигающего блока и запрещает прохождение импульсов через элемент И на вход вычитани  счетчика. На этом коррекци  шкалы времени заканчиваетс .

Величина сдвига шкалы времени равна Д t ± N Т, где N - число, соответствующее двоичному коду величины коррекции; Т период повторени  импульсов генератора.

Известное устройство имеет низкую помехоустойчивость , так как искажение вводимого в устройство кода коррекции, например, в результате воздействи  помех приводит к ошибке коррекции. Кроме того, из-за слабой защищенности входа сигнала Код коррекции устройства импульсы помех могут привести к записи в устройство произвольного кода коррекции и запуску формировател  ОИ, что приводит к несанкционированной коррекции шкалы времени 5 на произвольную величину.

Таким образом, недостаток известного устройства дл  коррекции шкалы времени обусловлен низкой помехоустойчивостью. Цель изобретени  - повышение помехо0 устойчивости.

Сущность изобретени  состоит в том, что в устройство дл  коррекции шкалы времени , содержащее последовательно соединенные генератор, фазосдвигающий блок и

§ делитель частоты, реверсивный счетчик,

.регистр сдвига, преобразователь кода коррекции , элемент И, последовательно соей ненные счетчик, дешифратор и формирователь одиночных импульсов, а

0 также формирователь сигнала управлени , причём выход элемента И подключен к входу вычитани  реверсивного счетчика, выход которого соединен с первым входом формировател  сигнала управлени , выход младшего разр да регистра сдвига подключен к первому управл ющему входу фазосдвигающего блока, выход которого соединен с первым входом элемента И и с вторым входом формировател  одиночных импульсов,

0 выход формировател  сигнала управлени  подключен к второму управл ющему входу фазосдвигающего блока и к второму входу элемента И, выходы старших разр дов регистра сдвига подключены к входам записи

5 реверсивного счетчика, информационный и тактовый выходы преобразовател  кода коррекции подключены к соответствующим входам регистра сдвига, тактовый выход преобразовател  кода коррекции прдклю0 чен к счетному входу счетчика, введены три дополнительных элемента И, элемент ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и три триггера , при этом первые входы первого и второго дополнительных элементов И

5  вл ютс  входом сигнала Код коррекции, вторые входы подключены к выходу первого триггера, а выходы подключены соответственно к первому и второму входам преобразовател  кода коррекции, выход

0 формировател  одиночных импульсов через третий дополнительный элемент И соединен с входом предварительной записи реверсивного счетчика и с вторым входом формировател  сигнала управлени , а также подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом делител  частоты, выход дополнительного старшего разр да регистра сдвига подключен к входу синхронизации второго триггера, выход младшего разр да и выход

дополнительного старшего разр да регистра сдвига через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первому входу установки третьего триггера, второй вход установки которого соединен с выходом второго триггера и с входом установки счетчика, дополнительный выход преобразовател  кода коррекции подключен к входу синхронизации третьего триггера, выход которого подключ .ен к второму входу третьего дополнительного элемента И, первый вход установки первого триггера  вл етс  входом СИГ1Нала Ввод коррекции, выход дешифратора подключен к третьему, входу третьего дополнительного элемента И, вход установки второго триггера соединен с первым входом установки первого триггера, второй вход установки которого подключен к выходу элемента ИЛИ.

Повышение помехоустойчивости достигаетс  за счет разрешени  записи в регистры сдвига только на врем  передачи кода и контрол  правильности приема кода,

На фиг. 1 приведена структурна  схема предлагаемого устройства; на фиг;2-структурна  схема преобразовател  кода коррекции .

Предлагаемое устройство дл  коррекции шкалы времени (фиг. 1) содержит последовательно соединенные генератор 1, фазосдвигающий блок 2 и делитель 3 частоты , реверсивный счетчик 4, регистр 5 сдвига, преобразователь6 кода коррекции, элемент И 7. счетчик 8, дешифратор 9. формирователь 10 одиночных импульсов, формироваталь 11 сигнала управлени , первый, второй и третий дополнительные элементы И 1214 , элемент ИЛИ 15, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16. а также первый, второй и третий триггеры 17-19. Информационный и тактовый выходы преобразовател  6 подключены к соответствук)Щим входам регистра 5, выход младшего разр да которого подключен к первому управл ющему входу блока 2, а выходы старших разр дов соединены с входами записи счетчика 4. Первые входы элементов И 12 и 13  вл ютс  входом сигнала Код коррекции устройства, а их выходы подключены к входу преобразовател  6. Соединеннью I между собой первый вход установки (вход S) триггера 17. вход установки регистра 5 и вход установки триггера 1В  вл ютс  входом сигнала Ввод коррекции устройства. Тактовый выход преобразовател  6 подключен к счетному входу счетчика 8, выходы разр дов которого через дешифратор 9 подключены к первому входу формирраател  10. Выход блока 2 подключен к первому входу элемента И 7 и к второму входу формировател  10, выход

которого подключен к первому входу элемента И 14 и к первому входу элемента ИЛИ 15, Выход делител  3 подключен к второму входу элемента ИЛИ 15, выход которого подключен к второму входу установки (вход R) триггера 17.Выход триггера 17 подключен к вторым рходам элементов И 12 и 13. Выход последнего разр да Дополнительного старшего разр да) регистра 5 подключен к входу синхронизации триггера 18, информационный вхрд (вход D) которого соединен с источником сигнала О (не показан). Выходы младшего и дополнительного старшего разр дов регистра 5 через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16 подключены к первому входу установки (вход R) триггера 19. вход синхронизации которого подключен к дополнительному выходу преобразовател  6. Выход триггера 18 подключен к входу установки (вход R) счетчика 8 и к второму входу ус1ановки (вход S) триггера 19, выход которого подключен к второму входу элемента И 14. Выход элемента И 7 подключен к входу вычитани  счетчика 4, выход которого подключен к первому входу формировател  11. выход которого подключен к второму управл ющему входу блока 2 и к второму входу элемента И 7. Выход элемента И 14 соединен с входом предварительной записи счетчика 4 и с вторым входом формировател  11. Выход элемента И 14  вл етс  контрольным выходом устройства, а его третий вход соединен с выходом дешифратора 9.

Преобразователь 6 кода коррекции (фиг. 2) содержит триггер 20. элемент ИЛИ 21 и два элемента 22 и 23 задержки. Входы установки (S- и R-входы) триггера 20. соединенные Соответственно с первым и вторым входами элемента ИЛИ 21,  вл ютс  входом преобразовател  6. Выход элемента ИЛИ 21 через элемент 22 подключен к входу элемента 23. Информационным выходом преобразовател  6  вл етс  выход триггера 20, тактовым выходом - выход элемента 22, дополнительнцм выходом - выход элемента 23.

Схемы построени  генератора 1. фазосдвигающего блока 2, делител  3 частоты, реверсивного счетчика 4, регистра 5 сдвига, счетчика 8; дешифратора 9, формировател  10 одиночных импульсов, формировател  11 сигнала управлени , триггеров 17-19 известны .

Устройство работает следующим образом .

Генератор 1  вл етс  источником импульсов стабильной частоты, например, 5 МГц дл  запуска фазосдвигающего блока 2, который выполнен в виде делител  частоты

с переменным коэффициентом делени . В исходном состо нии коэффициент делени  блока 2 равен К, что определ етс  наличием на его втором управл ющем входе сигнала О с выхода формировател  11 независимо от уровн  сигнала на первом управл ющем входе. Импульсы с выхода блока 2 поступают на вход делител  3.

Делитель 3 производит дальнейшее деление частоты генератора 1 до 1/60 Гц и осуществл ет счет времени (минут и часов). Формируема  делителем 3 гикала времени представл ет собой совокупность импульс ных сигналов с частотами от частоты входного сигнала делител  3 до 1/60 Гц и кода времени (минут и часов).

Коррекци -шкалы времени в предлагаемом устройстве производитс  следующим образом.

На вход Ввод коррекции устройства подаетс  импульс, который поступает на вход S триггеров 17 и 18 и на вход установки регистра 5. При этом триггеры 17 и 18 устанавливаютс  в единичное состо ние. 1 с выхода триггера 17, поступа  на вторые входы элементов И 12 и 13, разрешает прохождение сигналов с входа Код коррекции устройства на вход преобразовани  6. 1 с выхода триггера 18 сбрасывает счетчик 8, блокиру  его работу. При этом на выходе дешифратора 9 по вл етс  О, который подготавливает к работе формирователь 10 и блокирует элемент И 14. При поступлении импульса на вход установки регистра 5 на выходе его младшего разр да устанавливаетс  сигнал Гч на выходах старших разр дов - сигнал О.

На вход Код коррекции устройства пог даетс  код коррекции. Код коррекции имеет следующую структуру: младший разр д знак коррекции, старшиеразр ды-величина коррекции в двоичном коде. Код коррекции передаетс  два . Код передаетс  по двум лини м св зи в виде кода единиц и кода нулей. При этом 1 кода коррекции соответствует наличие импульса на линии св зи кода единиц и отсутствие импульса на линии св зи кода нулей, а О кода коррекции соответствует отсутствие импульса на линии св зи кода единиц и наличие импульса на линии св зи кода нулей. Код единиц и код нулей через элементы И 12 и 13 соответственно поступают на первый и второй входы преобразовател  6.

Источником кода коррекции, передаваемого таким образом, может служить аппаратура 17Н617, 17Н676 и др.

В преобразователе 6 (фиг. 2) импульсы кода единиц и кода нулей поступают соответственно на входы S и R триггера 20 и на входы элемента ИЛИ 21. При этом на выходе триггера 20 формируетс  пр мой последовательный код коррекции, поступающий на информационный выход преобразовател  6. На выходе элемента ИЛИ 21 из импульсов кода единиц и кода нулей путем их логического сложени  формируетс  тактова  сери  импульсов, котора  10 через элемент 22 задержки поступает на тактовый выход преобразовател  6. При этом задержку ri элемента 22 устанавливают дрстэтрчной дл  надежной записи кода коррекции в регистр 5. Тактова  сери  им15 пульсоас в| «|РОДа элемента 22 через элемент 23 поступитмадополнительный выход преобразова тр л задержку Г2 элемента 23 уст9 м4 -|в к 3 меньшезадержки срабатывани  региртра 5. 0 Пр мой код коррекции и тактова  сери  импульсов с информационного и тактового выходов преобразовател  6 поступают на соответствующие входы регистра 5. При этом разр ды кода коррекции поочередно 5 записываютс  в регистр 5.

Одновременно тактова  сери  импульсов с дополнительного выхода преобразовател  6 поступает на вход синхронмзации триггера 19, при этом на его выходе поддерживаетс  сигнал Г так как на его входе S присутствует сигнал 1 с выхода триггера 18.

По мере записи кода коррекции 1, первоначально установленна  в младшем 5 разр де регистра 5, перемещаетс  к старЩему разр ду. Как только весь код коррекции записываетс  в регистр. 5 (во все его разр ды, кроме последнего - дополнительного старшего разр да) на выходе дополнительного старшего разр да регистра 5 по вл етс  1, котора  поступает на вход синхронизации триггера 18. При этом в триггер 18 записываетс  О, который поступает на вход S триггера 19 и на вход R 5 счетчика 8, разреша  счет импульсов счетчиком 8.На вход Код коррекции устройства подаетс  повторный код коррекции, который через преобразователь 6 записываетс  в регистр 5. Запись каждого разр да повторного кода коррекции в регистр 5 вызывает сдвиг ранее записанного в регистр 5 кода коррекции. При этом на выходе дополнительного старшего разр да регистра 5 последовательно по вл ютс  разр ды ранее записанного кода, соответствующие разр дам повторного кода, которые в данный момент записываютс  в младший разр д регистра. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

16 производит сравнение каждого разр да повторного кода коррекции с соответствующим разр дом ранее записанного кoдav В cjJfyMae их несовпадени  на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 по вл етс  , поступающа  на вход R триггера 19 и вызывающа  его обнуление под действием импульсов на входе синхронизации с дополнительного выхода преобразовате

. : /,; . . , ,/ ., ,,, ,

Одновременно с записью повторного кода коррё эдии в регистр 5 счетчик 8 подсчитывает число импульсов тактовой серии. т,€. число записанных в регистр 5 р азр дрв повторного кода коррекции. Как в регистр 5 записываютс  все разр ды повторного кода на выходе деш 1фратора 9 по вл етс  повторного кода1 на выходе дешифратора 9 по вл етс  1 . котора  поступает на третий вход элементами 14, разреща  прохождение через него сигна лов, а также запускает формирователь 10. Последний выдел ет на выХОДе второй после запуска имг1ульс из последовате льности импульсов, поступающих ка его второй вход с выхода Ьлока 2. Импульс с выхода Формировател  ЛО через элемент ИЛИ 15 поступает на вход R триггера 17 и сбрасывает его: О с выхода триггера 17 блокирует элементы И 12и 13. запреща  прохождение сигналов с входа Код коррекции устройства на вход преобразовател  6.

Импульсе выхода формировател  10 поступает также на первый вход элемента И 14. на третьем входе которого присутствует сигнал 1 с выхода дешифратора 9, а на второй вход поступает сигнал свыхода триггера 19. Если все разр ды первого и повторного кода коррекции совпадают, те. код коррекции передан и записан в регистр 5 без искажений, состо ние триггера 19 при записи повторного кода коррекции не измен етс  и на его выходе поддерживаетс  сигнал 1. П ри этом импул ьс ев ыхода формировател  10 через элемент И 14 проходит на контрольный выход устройства, свидетельству  о том. что код коррекции записан верно и коррекци  шкалы времени состоитс . Если хот  бы один из разр дов первого и повторного кодов коррекции не совпадают, то триггер 19 устанавливаетс  в нулевое состо ние. При этом элемент И 14 остаетс  закрытым и импульс с выхода фор мировател  10 не проходит на контрольный выход устройства. Отсутствие импульса на контрольном выходе устройства свидетельствует о том. что код коррекции записан в регистр 5 с искажени ми, коррекци  шкалы времени не состоитс , требуетс  повторение записи.

В случае записи кода коррекции без искажений импульс с выхода формировател  10 через элемент И 14 проходит на вход предварительной записи 4 и на второй вход

формировател  11. При этом по переднему фронту этого импульса двоичный код величины коррекции из старших разр дов регистра 5. кроме последнего (дополнительного ), записываетс  в счетчик 4. На выходе счетчика 4 по вл етс  сигнал Г, который поступает на первый вход формировател  11. разреШа  формирование На его выходе сигнала управлени . Сигнал управлени  в виде 1 по вл етс  на выходе

формировател  11 по заднему фронту импульса с выхода элемента И 14.

Сигнал управлени  с выхода формировател  11 поступает на второй управл ющий вход блока 2 и измен ет его

коэффициент делени  на Ktl в зависимости от знака коррекции, поступающего на первый управл ющий вход блока 2 с выхода младшего разр да регистра 5. Изменение коэффициента делени  блока 2 приводит к

сдвигу шкалы времени, формируемой делителем 3.:

Сигнал управлени  поступает также на второй вход элемента И 7. При этом последний начинает пропускать импульсы с выхода блока 2 на вход вычитани  счетчика 4. Код. эаписанный в счетчик 4, начинает считыватьс . По окончании считывани , когда счетчик4 обнул етс , на его выходе по вл етс  О, который возвращает формирователь 11 в исходное состо ние. Сигнал О с выхода формировател  11 восстанавливает исходный коэффициент делени  блока 2 и запрещает прохождение сигналов через элемент И 7 на вход вычитани  счетчика 4. На этом коррекци  заканчиваетс .

На выходе делител  3 формируютс  импульсы с частотой 1 /60 Гц (минутные метки), которые поступают через элемент ИЛИ 15 на вход R триггера 17. Это обеспечивает

периодическую установку триггера 17 в нулевое состо ние, что обеспечивает закрытие элементов И 12 и 13 (закрытие входа Код коррекции) в случае, если импульс на вход Ввод коррекции подан, а код коррекции по какой-либо причине не может быть передан или триггер 17 установлен в единичное состо ние под воздействием помех на входе Ввод коррекции. Такое построение устройства ограничивает момент

проведени  коррекции, котора  должна проводитьс  предпочтительно сразу после формировани  минутной метки на выходе делител  3, При этом высока  частота передачи кода коррекции (например, 100 кГц) и высока  частота считывани  кода (например , 1 МГц или 100 кГц) обеспечивают окончание коррекции задолго до следующей минутной метки.

Величина сдвига шкалы времени Д t ± N Т. где N - величина коррекции; Т -период повторени  импульсов генератора 1.

Повышение помехоустойчивости предлагаемого устройства достигаетс  за счет обеспечени  возможности приема повторного кода коррекции с контролем правильности приема путем поразр дного сравнени  первого и повторного (дублирующего ) кодов коррекции. В случае полного совпадени  первого и повторного кодов коррекци  шкалы времени проводитс , а на контрольном выходе устройства формируетс  сигнал, свидетел ствующий о лравильности приема кода коррекции и о проведении коррекции. Если хот  бы один из разр дов повторного кода не совпадает с соответствующим разр дом первого кода, то на контрольном выходе устройства сигнал отсутствует, что свидетельствует об искажении кода коррекции и необходимости повторени  коррекции. При этом сдвиг шкалы времени, формируемой усилителем частоты , не производитс .

Повышение помехоустойчивости предлагаемого устройства обеспечиваетс  также тем, что в исходном состо нии вход Код коррекции устройства закрыт и открываетс  только во врем  проведени  коррекции от момента подачи сигнала на вход Ввод коррекции до окончани  записи кода коррекции . Это преп тствует записи в устройство ложного кода коррекции (помех) и исключает возможность проведени  несанкционированной коррекции. Кроме того, в случае ошибочной подачи сигнала на вход Ввод коррекции устройства, в случае воздействи  помех, открывающих вход Ввод коррекции, или в том случае, когда при коррекции код коррекции по какой-либо причине не может быть передан на устройство , вход Код коррекции остаетс  открытым только в течение времени до первой минутной отметки, формируемой делителем частоты, после чего закрываетс , что также повышает помехоустойчивость устройства.

Claims (1)

1. Формула изобретени 

   Устройство дл  коррекции шкалы времени , содержащее генератор, фазосдвигающий блок и делитель частоты, которые соединены последовательно, реверсивный счетчик, регистр сдвига, преобразователь кода коррекции, элемент И, счетчик, дешифратор и формирователь одиночных импульсов , которые соединены последовательно, а также формирователь сигнала управлени , выход элемента И подключен к входу вычитани  реверсивного счетчика, выход которого соединен с первым входом формировател  сигнала управлени , выход младшего разр да регистра сдвига подключен к пер5 вому управл ющему входу фазосдвигающего блока, выход которого соединен с первым входом элемента И и с вторым входом формировател  одиночных импульсов, выход формировател  сигнала управлени  под0 ключен к второму управл ющему входу фазосдвигающего блока и к второму входу элемента И, выходы старших разр дов регистра сдвига подключены к входам записи реверсивного счетчика, информационный и 5 тактовый выходы преобразовател  кода подключены к соответствующим входам регистра сдвига, тактовый выход преобразовател  кода коррекции подключен к счетному входу счетчика, отличающее0 с   тем, что, с целью повышени  помехоустойчивости , в него введены три дополнительных элемента И, элемент ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и три триггера, при этом ггервые входы первого и второго допол5 нительных элементов И  вл ютс  входом сигнала Код коррекции, вторые входы подключены к выходу первого триггера, а выходы подключены соответственно к первому и второму входам преобразовател  кода кор0 рекции, выход формировател  одиночных импульсов через третий дополнительный Элемент И соединен с входом предварительной Записи реверсивного счетчика и с вторым входом формировател  сигнала уп5 равлени , а также подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом делител  частоты, выход дополнительного старшего разр да регистра сдвига подключен к входу 0 синхронизации второго триггера, выход младшего разр да и выход дополнительного старшего разр да регистра сдвига через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первому входу установки третьего триг5 гера, второй вход установки которого соединен с выходом второго триггера и с входом установки счетчика, дополнительный выход преобразовател .кода коррекции подключен к входу синхронизации третьего 0 триггера, выход которого подключен к второму входу третьего дополнительного элемента И, первый вход установки первого триггера  вл етс  входом сигнала Ввод коррекции, выход дешифратора подключен к третьему 5 входу третьего дополнительного элемента И, вход установки второго триггера и вход установки регистра сдвига соединены с первым входом установки первого триггера, второй вход установки которого подключен к выходу элемента ИЛИ.

   Фи2.2