SU1425806A1 - Цифровой фазовый дискриминатор - Google Patents

Цифровой фазовый дискриминатор Download PDF

Info

Publication number
SU1425806A1
SU1425806A1 SU874210962A SU4210962A SU1425806A1 SU 1425806 A1 SU1425806 A1 SU 1425806A1 SU 874210962 A SU874210962 A SU 874210962A SU 4210962 A SU4210962 A SU 4210962A SU 1425806 A1 SU1425806 A1 SU 1425806A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counter
pulse sequence
input pulse
pulses
Prior art date
Application number
SU874210962A
Other languages
English (en)
Inventor
Валентин Иванович Борщ
Евгений Михайлович Ряхин
Валерий Викторович Коваль
Original Assignee
Одесский Электротехнический Институт Связи Им.А.С.Попова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Одесский Электротехнический Институт Связи Им.А.С.Попова filed Critical Одесский Электротехнический Институт Связи Им.А.С.Попова
Priority to SU874210962A priority Critical patent/SU1425806A1/ru
Application granted granted Critical
Publication of SU1425806A1 publication Critical patent/SU1425806A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к радио- технике. Цель изобретени  - повьшение помехоустойчивостио Дискриминатор со держит формирователи I и 2 первой и второй входных импульсных последо ва- тельностей (ИП), блок 3 прив зки им пульсов второй входной ИП к первой, двоичный счетчик 4 импульсов, стати ческий регистр 5 и счетчик 6 импульсов . Сформированна  формирователем 2 втора  ИП поступает на счетчик 6, который формирует фронт сигнала, пос- тупакндий на блок 3 прив зки. По его сигналу осуществл етс  запись в ре- гистр 5 кодовой комбинации, сформированной в данный момент на выходах счетчика 4 из ИП формировател  I Записанна  кодова  комбинаци  представл ет собой число, соответствующее фазовому рассогласованию первой и второй входных ИП, определенное за период измерени . При изменении фазовых соотношений между первой и второй входными ИП соответственно измен ет- g с  кодова  комбинаци  на выходах регистра 5, Цель достигаетс  введением счетчика 6, 2 ила (Л

Description

«(ib
tsD СП
сх о
О)
Фиг
Изобретение относитс  к радиотех Нике и может использоватьс  дл  измерени  фазового рассогласовани  им пульсных последовательностей в цифро- вых системах фазовой автоподстройки Частоты.
Цель изобретени  повьшение помехоустойчивости о
На приведена структурна  электрическа  схема цифрового фазового дискриминатора; на фиг.2 - времен- Йые диаграммы, по сн ющие его работу.
Цифровой фазовый дискриминатор содержит формирователь 1 первой входной импульсной последовательности и формирователь 2 второй входной импульсной поиледовательности, блок 3 прив зки импульсов второй входной им- :пульсной последовательности к пер |Вой, двоичный счетчик 4 импульсов, статический регистр 5, дополнительньй счетчик 6 импульсов
Цифровой фазовый дискриминатор работает следующим образом.
Сформированна  формирователем 1 I перва  входна  импульсна  последова- ;тельность (фиГо2 а) поступает на i счетный вход двоичного счетчика 4 ;импульсов, на выходах которого обра- зуетс  кодова  комбинаци , соответст° вующа  количеству подсчитанных входных импульсов двоичным счетчиком 4 от своего начального состо ни , в качестве начального состо ни  может быть выбрано такое состо ние двоичного счетчика 4 импульсов, при котором на выходах его всех разр дов установлен сигнал логического О (фиго2 б,в,г). .
Сформированна  формирователем 2 втора  импульсна  последовательность поступает на вход счетчика 6, на выходе k-ro разр да (фиГо2 д) которого через период 0 ,  вл ющийс  пери- одом измерени  и св занный с периодом следовани  Т первой входной импульсной последовательности соотношением В -1-2, формируетс  фронт си.гнала, который, поступа  на второй вход бло« ка 3, формирует в момент времени, когда имеет место соедующий за указанным фронтом спад имггульса первой входной импульсной последователь- ности(при этом работа двоичного счет- чика 4 должна осуществл тьс  фронтом указанного импульса), на выходе блока 3 фронт сигнала, который, поступа  на вход записи статического регистра 5, осуществл ет запись сформированной в данный момент на выходах двоичного счетчика 4 кодовой комбинации в статический регистр 5.
Кодова  комбинаци  на выходах двоичного счетчика 4 измен етс  фронтом сигнала первой входной импульсной последовательности, а фронт сигнала записи в статический регистр 5 определ етс  спадом сигнала второй входной импульсной последовательности , следующим первым после возникновени  фронта сигнала на выходе счетчика 6,работающего от фронтов второй входной импульсной последовательности, в. результате чего записанна  крдова  комбинаци  в статический регистр 5 представл ет собой число, соответствующее фазовому рассогласованию первой и второй входных импульсных последовательностей , определенное за .период измерени  9 , При изменении фазовых соотношений между первой и второй входными импульсными последовательност ми соответственно измен етс  кодова  комбинаци  на выходах статического регистра 5 о

Claims (1)

  1. Формула изобретени 
    Цифровой фазовый дискриминатор, содержащий формирователь первой входной импульсной последовательности и формирователь второй входной импульсно последовательности,а также последовательно соединенные двоичный счетчик импульсов и статический регистр, выходы которого  вл ютс  выходами цифрового фазового дискриминатора, при этом выход формировател  первой входной импульсной последовательности подключен к счетному входу двоичного счетчика.импульсов и к первому входу блока прив зки импульсов второй входной импульсной последовательности к первой, выход которого соединен с входом записи статического регистра, отличающийс  тем, что, с целью повьшени  помехоустойчивости, введен дополнительный счетчик импульсов , счетный вход которого соединен с выходом формировател  второй входной импульсной последовательности, а выход соединен с вторым входом блока прив зки импульсов второй входной импульсной последовательности к первой.
    fl Jlш JmллJlЛJ JШЛJ
    iJ JiJTjn-mj JT-nJiJ
    Фиб.2
SU874210962A 1987-03-16 1987-03-16 Цифровой фазовый дискриминатор SU1425806A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874210962A SU1425806A1 (ru) 1987-03-16 1987-03-16 Цифровой фазовый дискриминатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874210962A SU1425806A1 (ru) 1987-03-16 1987-03-16 Цифровой фазовый дискриминатор

Publications (1)

Publication Number Publication Date
SU1425806A1 true SU1425806A1 (ru) 1988-09-23

Family

ID=21291153

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874210962A SU1425806A1 (ru) 1987-03-16 1987-03-16 Цифровой фазовый дискриминатор

Country Status (1)

Country Link
SU (1) SU1425806A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1095349, кл. Н 03 D 3/04, 1982. *

Similar Documents

Publication Publication Date Title
GB1053189A (ru)
SU1425806A1 (ru) Цифровой фазовый дискриминатор
SU1221646A1 (ru) Датчик времени
SU1059559A1 (ru) Устройство дл ввода информации с дискретных датчиков
SU1688438A1 (ru) Устройство дл приема и передачи данных
SU843273A1 (ru) Устройство цикловой синхронизации
SU1275531A1 (ru) Устройство дл цифровой магнитной записи
SU1439650A1 (ru) Устройство дл приема информации
SU1354125A1 (ru) Устройство распознавани частоты
SU1003327A1 (ru) Селектор импульсов по длительности
SU1647480A1 (ru) Бинарный фильтр преимущественно дл систем магнитного резонанса
SU1188686A1 (ru) Цифрова сейсмическа станци
SU1309289A1 (ru) Селектор информационных импульсов
SU1192120A1 (ru) Генератор последовательности импульсов
SU1751797A1 (ru) Устройство дл приема информации
SU486478A1 (ru) Устройство приема импульсных сигналов
RU2023309C1 (ru) Устройство для приема команд телеуправления
SU1157569A1 (ru) Устройство дл записи цифровой информации
SU1709268A1 (ru) Устройство дл коррекции шкалы времени
SU1182667A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1614121A1 (ru) Синхронизатор независимых импульсных последовательностей
SU542328A1 (ru) Цифровой частотный дискриминатор
SU1045370A1 (ru) Формирователь импульсов
SU951295A1 (ru) Устройство дл сравнени чисел
SU1496014A1 (ru) Устройство избирательного вызова