SU1123106A1 - Счетчик с контролем - Google Patents

Abstract

1. СЧЕТЧИК С КОНТРОЛЕМ, содержавши ц разр дный регистр сдвига , многовходовый полусумматор, дешифратор , два полусумматора, триггер четности и входную шину, котора  соединена с тактовь га входами триггера четности и регистра сдвига, соответствукицие выходы разр дов которого соединены с ц входами дешифратора, дополнительный вход и выход которого соединены соответственно с первым выходом триггера четности и с выходной шиной, входы многовходового полусумматора соединены с соответствующими выходами разр дов, кроме последнего , регистра сдвига, выход мне- говходового полусумматора соединен с первым входом первого полусумиатора выход которого соединён с первьм .входом второго полусумматора, второй вход и выход которого соединены соответственно с пр мым выходом последнего разр да-регистра сдвига и с информационньм входом регистра сдвига, отличающийс  тем, что, с целью повышени  достоверности функционировани  за счет обеспечени  коррек1щи при возникновении сбо , в него бведень) два h входовых элемента И, третий полусумматор и логический блок. первый вход которого соединен с выходом первого Н входового элемента И, входы которого соединены с инверсными выходами разр дов регистра сдвига, соответствукнциё выходы разр дов которого соединены с входами второго И входового элемента И, выход которого соединен с вторю входом логического блока, третий и четвертый входы которого соединены соответственно с вторым и первым выходами триггера четности , управл киций вход которого соединен с выходом третьего полусуьматора , первый вход которого соединен с выходом первого полусум4атора, второй вход которого соединен с первым выходом логического блока, второй выход которого соединен с вторьм входом третьего полусумматора, 2. Счетчик по П.1, о тли ч а ю щ и и с   тем, что дл  случа  четного числа единиц в коде состо ни  регистра сдвига, дешифрируемого рто .рым 11 входовым ;элементом И, логичесЕС кий блок содержит два элемента И и lAd 3d два элемента ИЛИ, первый вход .лс1гического блока соединен с первым входом первого элемента ИЛИ и с первым входом первого элемента И выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, первый вход которого соединен с вторым входом первого элемента ИЛИ и с вторьм входом логического блока, третий и четвёртый входы которого соединены соответственно с вторыми входами второго и первого элементов И,выходы первого и второго элеменгтов ИЛИ соединены соответственно с первьм и вторым выходами логического блока.

Description

3. Счетчик поп.1,отличающ и и с   тем, что дл  случа  нечетного числа единиц, в коде состо ни  регистра сдвига, дешифрируемого вторым Ч входовым элементом И, логический блок содержит элемент И и элемент ИЛИ, первый и второй входы которого соединены соответственно с

123106

первым и вторьм входами логического блока, третий вход которого соединен с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ и с первым выходом логического блока, второй выход которого соединен с выходом элемента И.

Изобретение относитс  к вычислительной технике и может быть исполь зовано в синхронизирующих, счетных, кодирующих и подобных устройствах в качестве делител  частоты, счетчика или генератора отрезков ц -последовательностей с контролем ошибок.

Известно устройство, содержащее регистр сдвига, дешифратор, три элемента ИЛИ и мажоритарный элемент. В устройстве исправл ютс  все единичны сбои и часть отказов lj .

Недостатком данного устройства  вл етс  относительна  сложность дешифратора , реализаций схемы которого зависит от требуемого коэффициента пересчета.

Наиболее близким техническим решением  вл етс  счетчик с контролем, содержащий п разр дный регистр сдвига , многоходовый полусумматор, дешифратор , два полусумматора, триггер четности и входную шину, котора  соединена с тактовыми входами триггера четности и регистра сдвига, соответствующие выходы разр дов которого соединены с п входами дешифраторА , дополнительный вход и выход которого соединены соответственно ,с выходом триггера четности и с выходной шиной, входы многовходового полусумматора соединены с соответствующими выходами разр дов, кроме последнего , регистра сдвига, выход многовходового полусумматора соединен с первым входом первого полусумматора , выход которого соединен с первым входом второго полусумматора, второй вход и выход которого соединены соответственно с пр мым выходом последнего разр да регистра сдвига и с информационным входом регистра

сдвига, управл ющий вход триггера четности соединен с выходом первого полусумматора, второй вход которого соединен с выходом дешифратора.

Регистр сдвига совместно с цепью линейной обратной св зи, образованной многовходовым полусзгмматором и первым, вторым полусумматорами при нулевом сигнале, на ш ходе дешифратора генерируют символы {тт-последовательности ,  вл ющихс  результатом сложени  по модулю два в многовходовом полусумматоре и во втором полусумматоре выходных сигналов определенных разр дов регистра сдвига.

При некоторой комбинации выходных сигналов регистра сдвига, выбранной в качестве дешифрируемой, и единичном сигнале на выходе триггера четности единичный сигнал на выходе дешифратора вызывает инвертирование очередного символа на выходах первого и второго полусумматоров , в результате чего происходит укорочение генерируемой последовательности до длины, соответствуинцей коэффициенту пересчета устройства. Дешифрируема  комбинаци  дл  данного коэффициента пересчета быть определена по известной методике .

Триггер четности измен ет свое состо ние под воздействием тактовых импульсов только при совпадении бита, записываемого в мпадший разр д и бита, сдвигаемого из старшего разр да регистра сдвига, т.е. при смене четногб на нечетное (или наоборот ) числа единиц в коде состо ни регистра сдвига. Этим поддерживаетс  четность (или нечетность) состо ний счетчика, позвол ющие обнаруживать любые сбои нечетной кратноети 2. Недостатком известного устройства  вл етс  невозможность возврата счетчика в рабочий цикл в случае попадани  счетчика после сбо  в р д неиспользуемых состо ний, в том чисЛе и в изолированное состо ние,причем попадание в последнее состо ние не может быть обнаружено схемой контрол  по четности, так как четность eiо совпадает с четностью состо ний 1рабочего цикла, что уменьшает достоверность функционировани  известного устройства. Целью изобретени   вл етс  повышение достоверности функционировани  за счет обеспечени  коррекции при возникновении сбо . Поставленна  цель достигаетс  тем что в счетчик с контролем, содержащи И разр дный регистр сдвига, многовхо довый пoлycy aтop, дешифратор, два полусумматора, триггер четности и входную шину, котора  соединена с тактовыьш входами триггера четности и регистра сдвига, соответствующие выходы разр дов которого соединены с П входами дешифратора, дополнительны вход и выход которого соединены соот ветственно с первым выходом триггера четности и с выходной шиной, входы многовходового полусумматора соедине ны с соответствуюощми выходами разр  дов, кроне последнего, регистра сдви га, выход многовходового полусуммато ра соединен с первым входом первого полусуютатора, выход которого соединен , с первьм входом второго полусумматора , второй вход и выход которого соединены соответственно с пр мым вы ходом последнего разр да регистра сдвига и с информационным входом регистра сдвига, введены два л входовых элемента И, третий полусумматор и логический блок, первый вход которого соединен с выходом первого И входового элемента И, входы которого соединены с инверсными выходами разр дов регистра сдвига, соответствующие выходы разр дов которого соединены с входами второго п входового элемента И, выход которого соединен с вторым входом логического блока, третий и четвертый входы которого соединены соответственно с вторым и первым выходами триггера четности, управл ющий вход которого соединен с выходом третьего полусумматора, первый вход которого соединен с выходом первого полусумматора, второй вход которого соединен с первым выходом логического блока, второй выход которого соединен с вторым входом третьего полусумматора. Дл  случа  четного числа единиц в коде состо ни  регистра сдвига, дешифрируемого вторым И входовым элементом И, логический блок содержит два элемента И и два элемента ИЛИ, первь1й вход логического блока соединен с первым входом первого элемента ИЛИ и с первым входом первого элемента И, выход которого соединен с первьв4 входом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, первый вход которого соединен с вторьм входом первого элемента ИЛИ и с вторым входом логического блока, третий и четвертый входы которого соединены соответственно с вторыми входами второго и первого элементов И, выходы первого и второго элементов ИЛИ соединены соответственно с первым ивторым выходами логического блока. Дп  случа  нечетного числа единиц в коде состо ни  регистра сдвига,дешифрируемого вторым П входовым элементом И, логический блок содержит элемент И и элемент ИЛИ, первый и второй входы которого соединены соответственно с первым и вторым входами логического блока, третий вход которого соединен с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ и. с первым выходом логического блока, второй выход которого соединен с выходом элемента И. На фиг.| приведена функциональна  схема предлагаемого счетчика на фиг.2 - схема логического блока дл  случа  четного числа единиц в коде дешифрируемого состо ни  регистра сдвига; на фиг.З - то же, дл  случа  нечетного числа единиц в коде дешифрируемого состо ни  регистра сдвига; на фиг.4 - полный граф переходов предлагаемого устройства. Счетчик содержит (фиг.1) h разр дный регистр 1 сдвига, дешифратор 2, п входовые элементы 3 и 4 И, логический блок 5, многовходовый полусумматор 6, полусумматоры 7-9, триггер 51 10 четности, входную 11 и выходную 12 шины. Входна  шина 11 (фиг.1) соединена с тактовыми входами триггера 10 четности и регистра 1 сдвига, соответст вующие выходы разр дов которого соединены с п входами дешифратора 2,дополнительный вход и выход которого соединены соответственно с первым вы ходом триггера 10 четности и с выход ной шиной 12, входы многовходового полусумматора 6 соединены с соответствующими выходами разр дов, кроме последнего, регистра 1 сдвига, выход многовходового полусумматора 6 соеди нен с первым входом полусумматора 7, выход которого соединен с первым входом полусумматора 8, второй вход выход которого соединены соответственно с пр мым выходом последнего разр да регистра 1 сдвига и с информационным входом регистра 1 сдвига, первьй вход логического блока 5 соединен с выходом П входового элемента 4 И, входы которого соединены с инверсными выходами разр дов регистра 1 сдвига, соответствующие выходы разр дов которого соединены с входами tl входового элемента 3 И, выход iKDTOporo соединен с вторым входом логического блока 5, третий и четвер тый входы которого соединены соответ ственно с вторым и первым выходами триггера 10. четности, управл ющий вход которого соединен с выходом полусумматора 9, первый вход которого соединен с выходом полусумматора 7, второй вход которого соединен с перв№ выходом логического блока 5, второй выход которого соединен с вторым входом полусумматора 9. Счетчик содержит также (фиг,2) входы 13-16 соответственно, первый, втдрой, третий и четвертый входы логического блока 5, элементы 17 и 18 ИЛИ, элементы 19 и 20 И и выходы 21 и 22 соответственно, первый и второй выходы логического блока 5. Первый вход 13 логического блока 5 соединен с первым входом элемента 17 ИЛИ и с первым входом элемента 19 И, выход которого соединен с первым входом элемента 18 ИЛИ, второй вход которого соединен с выходом элемента 20 И, первый вход которого соединен с вторым входом элемента 17 ИЛИ и со вторым входом 14 логического блока 5, третий и чет6 вертый входы которого соединены соответственно со вторыми входами элементов 20 и 19 И, выходы элементов 17 и 18 ШШ соединены соответственно с выходами 21 и 22 логического блока. Схема (фиг.З) содержит также входы 23-25 соответственно, первый, второй и третий входы логического блока 5, элемент 26 ИЛИ, элемент 27 И и выходы 28 и 29 соответственно, первый и второй выходы логического блока 5. Первый и второй входы элемента 26 ИЛИ соединены соответственно с входами 23 и 24 логического блока 5, вход 25 которого соединен с первым входом элемента 27 И, второй вход которого соединен с выходом элемента 26 ШШ и с выходом 28 логического блока 5, выход 29 которого соединен с выходом элемента 27 И, Основой предлагаемого счетчика (фиг.1), как и в известном,  вл етс  генератор m -последовательности, образованный регистром 1 сдвига и цепью линейной обратной св зи, составленный иноговходовым полусумматором 6 и полусумматорами 7 и 8. Функции сигнала обратйой св зи регистра 1, формируемого на выходе полусумматора 8, описываетс  выражением F Y,®a,x,®ajX,,®,... ,, (1) где V, - сигнал на первом выходе блока 5J х,., .х„ - СигнаЛы на выходах разр -. дов регистра 1 сдвига JK а,,. .а - коэффициенты,принимающие значение 1 или О в зависимости от того, подключены . или нет выходы соответствующих разр дов регистра 1 к входам полусумматоров 6 ипи 8 . Функци  Ф возбуждени  триггера 0 четности на его входе описывает  выражением ф., де Yj - сигнал на втором выходе блока 5; X - сигнал на выходе h-го старшего разр да регистра 1; функци  обратной св зи, определена выражением (1). 71123106 Предлагаемый счетчик работает следующим образом. Под воздействием импульсов, поступающих с шины 11 счетчика на тактовый вход регистра 1, последний посредст- 5 вом цепи обратной св зи при сигнале на первом выходе блока 5 - Y, 0 формирует на своих выходах последовательно сдвигаемые группы п символов исходной « -последовательности, пор док следе- ю ванн  которьгч нарушаетс  при смене сигнала Y, с логического нул  на единицу . Под воздействием импульсов, поступающих с шины 11 счетчика на тактовыйf5 .вход триггера 10 четности, последний при сигнале Yj втором выходе блока 5 измен ет свое состо ние Xj,j только при несовпадении бита, записываемого в младший (перв) разр д 20 регистра 1, с битом, сдвигаемым из старшего (последнего) разр да регистра 1 , поддержива  тем самым посто нную четность (или нечетность) числа единиц в коде состо ни  счетчика. 25 При сигнале Y «1 на втором выходе блока 5 происходит смена четности числа единиц кода состо ни  счетчика. Работа счетчика по сн етс  его полным графом переходов (фиг.4). зо Граф предлагаемого счетчика можно разбить иа два подграфа Q и Q , содержащих соответственно состо ни  V; и V) , причем каждому состо нию VJ из G соответствует единственное состо ние V из G , отличающеес  от первого только значением бита четности х,,,. Т.е., ерли Vj; ( х )-(ххг,..„,х;х;, ), то .). -(х;,х,...х;)«-ое состо ние разр дов регистра сдвига. Через Y, и Ч (фиг.4) обозначены значени  сигналов на соответствукицих выходах блока 5. Дуги без обозначений в соответствуют переходам из состо ний, при которых сигналы V, и Ч, равны нулю . Эти переходы соответствуют пор дку следовани  кодовых комбинаций -а исходной m -пос едЬвательности при посто нной четности (или нечетности) состо ний счетчика (с учете бита четности). При Х 1 и Ч. «О происходит изменение пор дка следовани  комбинаций исходной w -последовательности при сохранении четности состо ни  счетчика, т.е. переход в пределах подграфа Q или О . см в щи ра о вы хо 35 2 пр VQ то че на сд C 45 ве отк Дл  нац При Yj 1 переход происходит со ной четности, т.е. из подграфа G или обратно. Сигналы Y, и Y на .соответствуювыходах блока 5 описываютс  выени ми ,., (3) ,,,5n.. , W - функци , реализуема  эле ментом 3 И, и принимающа  значение логической 1 только при состо нии УО регистра 1 сдвига, выбираемого из соображени  необходимого коэффициента счета 1ц счетчика; функци , реализуема  эле- ментом 4 И, и принимающа  значение логической единицы только при состо нии VjiB.j, т.е. при нулевом состо нии всех разр дов регистра 1; .i О П4,,если «040 Ml, если ,,, + 1 (-Ь значени  сигнала на де триггера 10 четности при наении счетчика в состо нии Vp и оо ветственно. выражении (4) слагаемое У 2 + имает значение Jl при состо нии , а слагаемое при сосии Vj л. счетчика. ожно убедитьс  в том, что при ом числе единиц в кодовой , и Vо -(х°х°,..,х°) регистра 1 га значени  сигналов n+i выходе триггера четности сто ни х V и соответсто будут совпадать, т.е. ()пи J да следует, что нечетного числа единиц в комбии Va 1-I ОМ+Ч ( «41 , откуда 24v;

Функци  3 , описываема  вьфажени ми (5) и (6), реализуетс  в блоке 5, (соответственно на фиг.2 и 3).

Таким образом блок 5 выполн ет функцию дешифрировани  состо ний 0 ., регистра сдвига и состо ний Vjrt., и V счетчика, производ  необходимую коррекцию функций F обратной св зи регистра 1 и возбуждени  триггера 10 и обеспечива  этим соотаетствук цие переходы.

Рабочий цикл счетчика (фиг.4), образованный состо ни ми Vp,Vj,,..,V|.,flOстижим из любого состо ни  счетчика.

Таким образом при любом сбое по прошествии некоторого времени счетчик снова оказываетс  в рабочем цикле .

Если выходной дешифратор 2 настроен на комбинацию V рабочего цикла, то врем  восстановлени  Tg счетчика

от момента сбо  до момента по влени  выходного сигнала удовлетвор ет неравенству

сц- в ,)Т, (7)

где Т - период следовани  входных импульсов.

Выражение (7) справедливо в случае сбоев, при которых счетчик оказываетс  за пределами рабочего цикла,т.е. при всех сбо х нечетной кратности, а также при сбо х четной кратности, привод нщх к по 1аданию счетчика в одно из состо нийV,v;,,...,V.,v«,,.

Таким образом, введенные конструктивные признаки привод т к автоматической коррекции в случае возникновени  сбо , что повьшает достоверность функционировани  и выгодно отличает предлагаемое устройство от известного .

ts

ьй

17

t8

-«

Ф|г&5 7 .- г ,

,Ц «- -«,

Claims (3)

1. СЧЕТЧИК С КОНТРОЛЕМ, содержащий ц разрядный регистр сдвига, многовходовый полусумматор, дешифратор, два полусумматора, триггер четности и входную шину, которая соединена с тактовьыи входами триггера четности и регистра сдвига, соответствующие выходы разрядов которого соединены с η входами дешифратора, дополнительный вход и выход которого соединены соответственно с первым выходом триггера четности и с выходной шиной, входы многовходового полусумматора соединены с соответствующими выходами разрядов, кроме последнего, регистра сдвига, выход многовходового полусумматора соединен с первым входом первого полусумматора, выход которого соединен с первьм входом второго полусумматора, второй вход и выход которого соединены соответственно с прямым выходом последнего разряда-регистра сдвига и с информационным входом регистра сдвига, отличающийся тем, что, с целью повышения достоверности функционирования за счет обеспечения коррекции при возникновении сбоя, в него введены два h входовых элемента И, третий*полусумматор и логический блок, первый вход которого соединен с выходом первого Н входового элемента И, входы которого соединены с инверсными выходами разрядов регистра сдвига, соответствующие выходы разрядов кото рого соединены с входами второго h входового элемента И, выход которого соединен с вторьм входом логического блока, третий и четвертый входы которого соединены соответственно с вто рым и первым выходами триггера четности, управляющий вход которого соединен с выходом третьего полусуммато ра, первый вход которого соединен с выходом первого полусумматора, второй вход которого соединен с первым выходом логического блока, второй выход которого соединен с вторьм входом третьего полусумматора.

2. Счетчик по о.1, ό тли чающийся тем, что для случая четного числа единиц в коде состояния регистра сдвига, дешифрируемого вторым ΐν входовым :элементом И, логический блок содержит два элемента И и два элемента ИЛИ, первый вход .логического блока соединен с первым входом первого элемента ИЛИ и с первым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, первый вход которого соединен с вторым входом первого элемента ИЛИ и с вторьм входом логического блока, третий и четвертый входы которого соединены соответственно с вторыми входами второго и первого элементов И,выходы первого и второго элеменгтов ИЛИ соединены соответственно с пер вьм и вторым выходами логического блока.

3. Счетчик по π.1,отличаю щ и й с я тем, что для случая нечет ного числа единиц, в коде состояния регистра сдвига, дешифрируемого вторым η входовым элементом И, логический блок содержит элемент И и элемент ИЛИ, первый и второй входы которого соединены соответственно с первым и вторьв* входами логического блока, третий вход которого соединен с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ и с первым выходом логи веского блока, второй выход которого соединен с выходом элемента И.