SU1032600A1 - Мажоритарно-резервированное устройство - Google Patents

Мажоритарно-резервированное устройство Download PDF

Info

Publication number
SU1032600A1
SU1032600A1 SU802892967A SU2892967A SU1032600A1 SU 1032600 A1 SU1032600 A1 SU 1032600A1 SU 802892967 A SU802892967 A SU 802892967A SU 2892967 A SU2892967 A SU 2892967A SU 1032600 A1 SU1032600 A1 SU 1032600A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
output
adder
outputs
failure
Prior art date
Application number
SU802892967A
Other languages
English (en)
Inventor
Владимир Андреевич Исаенко
Вадим Анатольевич Калиничев
Владимир Моисеевич Тафель
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU802892967A priority Critical patent/SU1032600A1/ru
Application granted granted Critical
Publication of SU1032600A1 publication Critical patent/SU1032600A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

1. Л АЖОРИТАРНСиРЕЗЕР ,В,ИРОВАННОЕ УСТРОЙСТВО, содержащее резервируемые блоки, подключенные выходами к первым входам индикаторов отказов и элементов И, выходы которых соединены с входами первого сумматора единиц, а вторые входы - с входами вто рого сумматора единиц и с. выходами индикаторов отказов, выходы первого сумматора единиц и инверсные выходы второго сумматора единиц соединены соответственно с первыми и вторыми входакга двоичного сумматора, инверсный выход знакового разр да которого  вл етс  выходом устройства, отличающеес  тем, что, с целью у прощени  устройства,выход устройства попключен к вторым входам индикаторов отказов, входы синхронизации которых соединены ш с шиной синхронизации. 00 ГчЭ а:

Description

i 2. Устройство по п. 1, отличающее с   тем, что каждый из индиkaTppoB отказов содержит элемент сраврени , первый ,и второй входы которого Подключены соответственно к первому ta второму входам индикатора отказов, а выход соединен с динамическим входом Д-триггера, вход синхронизации которого
и счетный вход счетчика подключены к входу синхронизации индикатора, а лнверсный выход соединен с входами сброса счетчика и триггера отказа, установочный вход которого подключен к выходу старшего разр да счетчика, а инверсный выход - к выходу индикатора .
; Изобретение отнобитс  к вычиспитель Цой технике и может быть использовано дл  построени  систем с высокими пока;затеп ми живучести. : Известно резервированное устройство :содержащее резервируемые блоки, подкпю -ченньте к мажоритарному элементу, к индикаторам отказов и блоку перестройки структуры, каждый резервируемый блок содержит элементы И, одноканальный и многоканальный счетчики, элементы контрол , элементы анализа нулевого: состо ни  и регистр LlJ Недостаток устройства - сложность. Ндикаторов отказов. Известно также резервированное уст ройство, содержащее резервируемые блоки , подключенные к входам мажоритарноiro элемента и индикаторов отказов, элементы ИЛИ, входы которых соединены :с выходами индикаторов отказов, а вы ходы - с соответствующими входами реверсивного счетчика, который через дешифратор и весовые датчики подклкчен к входам мажоритарного элемента .2J , Недостаток устройства - большие аппа ратурные затраты на блоки контрол , ког да требуетс  разделить сбои и отказы. Наиболее близким по технической сущности к предлагаемому  вл етс  мажоритарно-резервированное устройство, содержащее резервируемые блоки, подключенные выходами к входам индикаторов отказов и элементов И, выходы которых соединены-с входами первого сумматора единиц, а вторые входы - с входами второго сумматора единиц и с выходами ин дикаторов отказов, выходы первого сум1 матера единиц и инверсные выходы вто|рого сумматора единиц соединены cooi |ветственно с первыми и вторыми входами I двоичного сумматора, инвррсный вход знакового разр да которого  вл етс  выходом устройства t 3 3 . Недостатком известного устройства  вл етс  сложность индикаторов отказов и больщие затраты оборудовани  на его реализацию, пропорциональные сложности резервируемых блоков. Цель изобретени  - сокращение аппаратурных затрат. Поставленна  цель достигаетс  тем, что в мажоритарно-резервированном устройстве , содержащем резервируемые бдокн , подключенные выходами к первым входам индикаторов отказов и элементов И, выходы которых соединены с входами первого сумматора единиц, а вторые входы - с входами второго сумматора единиц и с выходами индикаторов отакзов, выходы первого сумматора единиц и инверсные выходы второго сумматора единиц соединены соответственно с первыми и вторыми входами двоичного сумматора, инверсный выход знакового которого  вл етс  выходом устройства, выход устройства подключен к вторым входам индикаторов отказов, входы синх ронизации которых соединены с шиной синхронизации. Каждый из индикаторов отказов содержит элемент сравнени , первый и второй входы которого подключены соответственно к первому и второму входам индикатора отказов, а выход соедине / с инормационным входом 2) -триггера, вход синхронизации которого и счетный вход счетчика подключены к входу синхронизации индикатора, «.инверсный выход соеинен с входами сброса счетчика и триггера отказа, установочный вход которого одключен к выходу старшего разр да четчика, а ннверсшлй выход - к выходу ндикатора.
На фиг. 1 приведена блок-чзхема устройства дл  конкретного случа  п тикрат ного резервировани ; на фиг, 2 - схема индикатора отказов.
Устройство содержит резервируемые блоки , индикаторы 6-10 отказов, элементы И 11-15, первый 16 и вторсй 17сумматоры единиц, двоичный сумматор 18, шину 19 синхронизации, первые 20, вторые 21 входы индикаторов, входы 22 синхронизации индикатора, элемент 23 сравнени , Т) -триггер 24, счетчик 25, триггер 26 отказа и выходы 27 индикаторов отказов.
Устройство работает следующим образом .
Резервируемые блоки 1-5 формируют выходные сигналы, которые через элементы И 11-15 при наличии сигналов разрешени  с выходов соответствующих индикаторов 6-10 отказов поступают на входы сумматора 16. Сигнал разрешени  формируетс  на выходе индикатора отказа при исправности подключенного к нему резервируемого блока. Сумматор 16 формирует двоичный код числа единиц поступающих с выходов элементов И 11-15. Выходной код сумматора 16 поступает на вход первого слагаемого сумматора 18-с монтажным сдвигом на один разр д в сторону старших разр дов, что соответствует удвоению выходного кода сумматора 16. Hfi инверсных выходах сумматора 17 формируетс  обратный код числа единиц на выходах индикаторов 6-10, который соответствует числу исправных резервируемых блоков. На сумматоре 18 выполн етс  алгебраическое сложение двоичных кодов, поступающих с сумматоров 16
и l.
Код, формируемый сумматором 17, 1тл етс  кодом порога Срабатывани , устройства . Дл  случа  п тикратного резервировани  при всех исправных резервируемы блоках порог срабатывани  равен 5. Поро срабатывани  убывает по мере выхода из стро  резервируемых блоков. Так, при двух отказавших блоках порог равен 3.
Код, поступающий с выхода сумматоpSf 16,  вл етс  кодом удвоенной суммы единичных сигналов на выходах элементов И. Дл  случа  п тикратного резер- .вировани  при отсутствии нулевых сигнало запрета от индикаторов отказов этот код кгожет принимать значение от 10 (на выходах всех резервируемых блоков единичные сигналы) до О (на выходах всех резервируемых блоков нулевые сигналы).
По мере выхода из стро  резервируемых блоков сумма, формируема  сумматором 16, уменьшаетс  за счет того, что по нулевому сигналу с выхода индикатора отказа на выходе соответствующего элемента И фиксируетс  нулевой потенциал независимо от значени  выходного сигнала отказавшего резервируемого блока. Так, при двух отказавших блоках код на выходе сумматора 16 не превышает 6.
На сумматоре 18 вьшолн етс  сравнение (вычитание) кодов порога и удвоенно суммы единичных сигналов на выходах исправных резервируемых блоков (на выходах элементов И). При наличии на выходах большинства исправных резервируем блоков нулевых сигналов результат сравнени  меньше или равен О, а значение зн кового разр да сумматора 18 равно 1.
При наличии на выходах большинства исправных резервируемых блоков единичных сигналов результат сравнени  больше нул , а значение знакового разр да сумматора 18 равно О. В обоих случа х ин .версное значение знакового разр да сумматора 18  вл етс  кодом большинства сигналов резервируемых блоков.
Таким образом, устройство реализует мажоритарную функцию 6 из 10 над кодом, поступающим на входы первого слагаемого сумматора 18, что соответствует мажоритарной функции 3 из 5 над сигналами резервируемых блоков.
По мере отказов резервируемых бловов , что фиксируетс  соответствующими индикаторами отказов, снижаетс  порог срабатьгоани  устройства (уменьшаетс  код, формируемый сумматором 17), а отказавшие блоки вывод тс  из конфигур)ации (по нулевому сигналу с выхода индикатора отказов соответствующий элемент И формирует нулевой сигнал на входе сумматора 16).
Индикатор отказов работает следующим образом.
Элемент 23 сравнени  сравнивает значени  сигналов, поступающих на вход 20 с выхода резервируемь тх блоков и на вход 21 - с выхода устройства, т.е. выполн ет сравнение значений выходного сигнала резервируемого блока и сигнала мажора. Несравнение этих значе Гий свидетельствует о неисправности данного резери1руемого блока, В таком случ по сигналу синхронизации с вкода 22 Л)-триггер 24 устанавливаетс  в нупе .1 вре состо ние, а на его инберсном выхЬде присутствует единичный сигнал. сигналом сбрасываетс  счетчик 25 и триггер 26 отказа (на его инверсном в 1ходе - нулевой сигнал). РеэервируеMbift блок, подключенный к данному инди катору отказа, выводитс  из конфигура1даи , а порог срабатывани  снижаетс  на единину. Дл  Возврата в конфигурацию резервируемого блока необходимо, чтобы посл дай несколько раз подр д сфорй гаровал Ма своем выходе сигнал, совпадающий со значением кода большинства. ; Необходимое количество совпадений фредел етс  разр дностью счетчика 25, з)н1ачени  которого модифицируютс  по фгнаиам синхронизации с входа 22, По дЬстежении счетчиком 25 значени , при фтором старший разр д равен единице, сигнал с выхода старшего разр да уста Ti
23
4t 006 наЕ ивает триггер 26 отказа в нуль. На инверсном выходе триггера.26 - единичный сигнал. По единичному сигналу на выходе 27 индикатора отказа подключенный к нему резервируемый блок вводитс  в конфигурацию, а порог срабатывани  устройства увеличиваетс  на единицу. Сигнал синхронизации на шине 19 сопровождает кажпуто модификацию состо ни  резервируемых блоков и дл  повышени  помехоустойчивости задержан относительно момента модификации на врем , достаточное дл  срабатывани  элементов И 11-15, сумматоров 16 и 17 и сумматора 18. В предлагаемс  устройстве затраты на реализацию индикаторов отказов существенно меньше, чем в -известных устройствах . Причем уменьшение аппаратурных затрат тем существеннее, чем сложнее структура резервируемых блоков.

Claims (2)

1. МАЖОРИТАРНО-РЕЗЕР.ВИРОВАННОЕ УСТРОЙСТВО, содержа щее резервируемые блоки, подключенные выходами к первым входам индикаторов отказов и элементов И, выходы которых соединены с входами первого сумматора единиц, а вторые входы - с входами вток рого сумматора единиц и с. выходами индикаторов отказов, выходы первого сумматора единиц и инверсные выходы второго сумматора единиц соединены соответственно с первыми и вторыми входами двоичного сумматора, инверсный выход знакового разряда которого является выходом устройства, отличающееся тем, что, с целью у прощения устройства,выход устройства подключен к вторым входам индикаторов отказов, входы синхронизации которых соединены с шиной синхронизации.
О со го © :© фиг.1
2. Устройство по п. ^отличающееся тем, что каждый из индикаторов отказов содержит элемент сравнения, первый и второй входы которого Подключены соответственно к первому и второму входам индикатора отказов, а выход соединен с динамическим входом Д-триггера, вход синхронизации которого и счетный вход счетчика подключены к входу синхронизации индикатора, а инверсный выход соединен с входами сброса счетчика и триггера отказа, установочный вход которого подключен к выходу старшего разряда счетчика, а инверсный выход - к выходу индикатора.
SU802892967A 1980-03-12 1980-03-12 Мажоритарно-резервированное устройство SU1032600A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802892967A SU1032600A1 (ru) 1980-03-12 1980-03-12 Мажоритарно-резервированное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802892967A SU1032600A1 (ru) 1980-03-12 1980-03-12 Мажоритарно-резервированное устройство

Publications (1)

Publication Number Publication Date
SU1032600A1 true SU1032600A1 (ru) 1983-07-30

Family

ID=20882233

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802892967A SU1032600A1 (ru) 1980-03-12 1980-03-12 Мажоритарно-резервированное устройство

Country Status (1)

Country Link
SU (1) SU1032600A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2764839C1 (ru) * 2021-04-14 2022-01-21 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ Адаптивный мажоритарный блок элементов "3 из 5"

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 47831О, кл. Q06F 11/18, 1973. 2.Авторское свидетельство СССР N9 31518О, кл. G06F 11/18, 1970. 3.Авторское свидетельство СССР по за вке № 29507О8/24, кл. Н О5 К 1О/ОО, 1979 (прзототип). *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2764839C1 (ru) * 2021-04-14 2022-01-21 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ Адаптивный мажоритарный блок элементов "3 из 5"

Similar Documents

Publication Publication Date Title
SU1032600A1 (ru) Мажоритарно-резервированное устройство
SU962959A1 (ru) Адаптивное резервированное устройство
SU1001529A1 (ru) Мажоритарно-резервированное устройство
SU1149264A1 (ru) Адаптивное резервированное устройство
RU2015543C1 (ru) Устройство для мажоритарного выбора сигналов
SU1471193A1 (ru) Устройство дл контрол оптимальных Р-кодов Фибоначчи
RU2110836C1 (ru) Мажоритарное устройство
SU796893A1 (ru) Устройство дл приема информации
SU1283743A1 (ru) Устройство дл контрол преобразовани информации
SU1042217A1 (ru) Мажоритарно-резервированное устройство
RU1797121C (ru) Устройство дл реконфигурации резервируемых блоков
SU605217A1 (ru) Устройство дл переключени резервных блоков системы
SU1132293A1 (ru) Счетчик с контролем
SU409394A1 (ru) Устройство проверки тракта системы связи с импульсно-кодовой модуляцией
RU1795460C (ru) Устройство дл определени числа единиц в двоичном коде с контролем
SU1136336A1 (ru) Мажоритарно-резервированное устройство
RU1833876C (ru) Устройство дл мажоритарного выбора сигналов
RU2249920C2 (ru) Устройство цикловой синхронизации блоков информации
SU1196884A1 (ru) Устройство ввода информации от дискретных датчиков
SU642889A1 (ru) Устройство дл мажоритарного выбора сигналов
SU1732464A1 (ru) Счетчик импульсов в коде Фибоначчи
SU984053A1 (ru) Пересчетное устройство
SU1166065A1 (ru) Устройство дл контрол параметров
SU1150761A2 (ru) Счетчик импульсов
SU943728A1 (ru) Микропрограммное устройство управлени