SU1001529A1 - Мажоритарно-резервированное устройство - Google Patents

Description

(54) МАЖОРИТАРНО-РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО

Изобретение относитс  к вычислительной технике и может быть исполь- , зовано дл  построени  систем с высокими показател ми надежности.

Известно резервированное устройство , содержащее резервированные блоки , мажоритарный элемент, индикаторы отказов, блок перестройки структуры, причем каждый резервируемый блок содержит элементы И, одноканальный и многоканальный счетчики, схемы контрол , схемы анализа нулевого состо ни  и регистр. Такое устройство . обеспечивает повышение надежности за счет того, что в нем отказ классифицируетс  как сери  следующих друг за другом сбоев, а также за счет перестройки структуры tl.

Наиболее близким по технической сущности к предлагаемому  вл етс  резервированное устройство, содержащее мажоритарный элемент, входы которого соединены с выходами резервированных блоков и входами индикаторов отказов, выходы которых св заны через элементы ИЛИ с соответствующими входами реверсивного счетчика, который через дешифратор и весовые датчики подключен к входам мажоритарного элемента. Устройство реализует мажоритарнуто функцию при любом числе отказавших блоков, причем выбор большинства каждый раз производитс  из совокупности, имеющей в своем составе большинство достоверны сигналов С 2.

Недостаток устройства состоит в сложности регшизации.

Цель изобретени  - упрощение уст10 ройства.

Поставленна  цель достигаетс  тем, что мажоритарно-резервированное устройство , содержащее резервируемые блоки, выходы которых подключены к

15 индикаторам-отказов, содержит первый двоичный сумматор, два блока сумматоров единиц и элементы И, выходы которых подключены к входам первого блока сумматоров единиц, первые вхо20 ды - к выходам соответствующих резервируемых блоков, а вторые входы к выходам соответствующих; ии51икаторов отказов и к входам второго блока сумматоров Гединиц , соединенного ин25 версным выходом с вторым входом первого двоичного сумматора, инверсный выход которого подключен к выходу ;устройства. Каждый из блоков сумматоров единиц выполнен в виде п«-ступен3fQ 1чатой пирамиды вторых двоичных суматоров , причем разр дность вторых воичных сумматоре, -ой ступени равна I количество .вторых, двоичных сумматрров i-ой ступени не превышает входы вторых двоичных сумматоов первой ступени совместно с вхоами переноса всех вторых двоичных сумматоров соединены с входами блока , выходы сумм и переносов вторых воичных сумматоров каждой из первых (п-1) ступеней поразр дно подключены к входам вторых двоичных сумматоров последующих ступеней, а пр мые и инверсные выходы второго двоичного сумматора п-ой ступени соединены соответственно с пр мыми и инверсными выходами блока.. .

На фиг, 1 представлена структурна  схема устройства дл  конкретного случа  п тикратного резервировани  на фиг. 2 - структурна  схема блока сумматоров единиц на 15 входов (15 входов выбрано из соображений наибоее полного раскрыти  структуры блоков ) .

Устройство (фиг. 1) содержит резервируемые блоки 1-5, индикаторы i 6-10 отказов, элементы И 11-15, первый 16 и второй 17 блоки сумматоров: единиц и первый двоичный сумматор 18.

Сумматор единиц (фиг. 2) содержит вторые двоичные сумматоры 19-22 первой ступени, вторые двоичные сумматоры второй ступени 23 и 24, второй двоичный сумматор 25 третьей ступени, входы 26-40, пр мые 41-44 и инверсны .е 45-48 выходы блока.

На фиг. 2 прин ты следующие обозначени : Л, и В, - входы слагаемых i-ro разр да второго двоичного сумматора , выход i-го разр да второго двоичного сумматора; П.- входы переноса второго двоичного сумматора; П2-П4 - выходы переноса вторых двоичных сумматоров соответственно первой, второй и третьей ступени.

Блоки 1-5 формируют выходные сигналы j которые при наличии сигналов разрешени  с выходов индикаторов 6-10 через элементы и 11-15 поступают на входы блока 16. Сигнал разрешени  (сигнал логической единицы) присутствует на выходе индикатора отказа при исправности подключенного к нему резервированного блока. Блок 16 формирует двоичный код суммы единиц , поступающих на его входы с выходом элементов и 11-15. Выходной код блока 16 поступает на входы сумматора 18 с монтажным сдвигом на один разр д в сторону старших разр дов, что соответствует подаче на вход сумматора 18 удвоенного выходного кода блока 16. На инверсных выходах блока 17 формируетс  обратный код числа единиц на выходах индикаторов 6-10, что соответствует числу исправных резервированных блоко.в. На сумматоре 18 выполн етс  алгебраическое сложение двоичных кодов, поступающих с выходов блоков 16 и 17. Выходной сигнал снимаетс  с инверсного выхода знакового разр да сумматора 18. Блоки 16 и 17 реализованы по структуре, приведенной на фиг. 2, котора  дл  случа  п тикратного резервировани  выражаетс  следующим образом. Каждый блок содержит только два сумматора 19 и 20 в первой ступени и один сумматор 23 во второй ступени, причем . входами блока  вл ютс  п ть любых входов из набора входов 26-32 (на два лишних входа подаетс  сигнал логического нул ), а выходами - инверсные (дл  сумматора 17) или пр мые (дл  сумматора 16) выходы сумматора 23.

Устройство работает следующим образом .

Код, формируемый блоком 17,  вл етс  кодом порога срабатывани  устройства . Дл  случа  п тикратного резервировани , при отсутствии отка .завших резервированных блоков, порог срабатывани  равен 5. Порог срабатывани  убывает по мере отказов резервированных блоков (так, при двух отказавших блоках порог срабатывани  1равен 3) .

Код, поступающий с выхода сумматора 16,  вл етс  кодом удвоенной суммы единичных сигналов на выходах элементов И. Дл  случа  п тикратного резервировани , при отсутствии нулевых сигналов запрета от индикатор .ов отказов, этот код может принимать значение от 10 (на выходах всех резервированных блоков единичные сигналы ) до О (на выходах всех резервированных блоков нулевые сигналы). По мере выхода из стро  резервированных блоков сумма, формируема  блоком 16, уменьшаетс  за счет того, что по нулевому сигналу с выхода индикатора отказа на выходе соответствующего элемента И фиксируетс  нулевой потенциал независимо от значени  выходного сигнала отказавшего резервированного блока. Так, при двух отказавших блоках код на выходе блока 16 не превышает 6.

На сумматоре 18 выполн етс  сравнение (вычитание) кодов порога и удвоенной суммы единичных сигналов на выходах исправных резервированных блоков (на выходах элементов И). При наличии на выходах большинства исправных резервированных блоков нулевых сигналов результат сравнени  меньше или равен О, а значение знакового разр да сумматора 18 равно 1.

При наличии на выходах большинства исправных резервированных блоков единичных сигналов результат сравнени  больше О, а значение знакового разр да сумматора 18 равно 1. В обои случа х инверсное значение знаковог разр да сумматора 18  вл етс  мг сор ррванием сигналов резервируемых бло : Таким образом устройство реализу ;ет мажоритарную функцию б из 10 над кодом, поступающим на вхбды суммато ра 18, что соответствует мажоритарной функции 3 из 5 над сигналами резервированных блоков. При отказе одного из резервирова ных блоков, например блока 1, индикатор 6 формирует на своем выходе нулевой стгнал, который подаетс  на второй вход элемента И 11, вследстгвие чего на соответствующий вход бл ка 16 поступает нулевой сигнал. Одновременно блок 17 уменьшает на единицу код порога. В этом случае устройство реализует мажоритарную функцию б из 8 над кодом, поступающ на входы сумматора 18, что соответствует мажоритарной функции 3 из 4 над сигналами исправных резервированных блоков. При отказе двух резервированных блоков устройство перестраиваетс  на выполнение мажоритарной функции 4 из б над кодом, поступающим на входы сумматора 18, что соответству ет мажору 2 из 3 над сигналами резервированных блоков. При наличии трех отказавших блоков устройство формирует выходной сигнал по совпадению сигналов от двух резервированных блоков, а при отказе четырех блоков - по сигналу с выхода последнего исправного. Специфика блоков 1-5 .не вли ет на возможность применени  резервировани  замещением. Предлагаемое устройство  вл етс  типичной адапти рующейс  избыточной структурой. При менение такой структуры, а не резер вирован ой структуры с замещением, определ етс  характером решаемых устройством задач. Так, избыточна  адпатирующа с  структура, в отличие от резервирЪванной структуры с замещением , не критична к сбо м из фиксируемых индикаторами отказов (при условии малой веро тности одно временных сбоев большинства блоков) При сбо х, которые фиксируютс  индикаторами отказов, устройство работает так. А. На выходах двух из п ти блоков присутствуют ложные сигналы О На выходах блока 16 формируетс  код 3, который за счет сдвига увеличи|Ваетс  в два раза и поступает на входы сумматора 18 с 00110 (двоичны код 6) на выходах блока 17 формируетс  инверсный код 3, который так же поступает на входы сумматора 18 00011 (пр мой код 3), 11100 (инверс ный код 3). Сумматор 18 осуществл ет сложение .этих кодов .00110 , знаковый разр д Результат сложени  положительный и значение знакового разр да нулевое , а инверсное значение F единичное , т.е, на выходе устройства сигнал логической 1, что соответствует значению сигналов большинства исправных блоков. Б. На выходах двух из п ти блоков присутствуют ложные сигналы 1. На выходах сумматора 16 код О,сдвинутый на один разр д, он поступает на входы сумматора 18 - 00000 (дво ,ичный код О)J на выходах сумматора Т.7 - инверсный код 3-11100 (инверсный код 3), на выходе сумматора 18 знаковый разр д Результат сложени  отрицательный ,и значение знакового разр да единичное , а инверсное - нулевое, т.е, на выходе устройства сигнал логического О, что соответствует значению сигналов большинства исправных блоков. В. На выходах одного из блоков присутствует ложный сигнал О. На выходах сумматора 16 код 4, который со сдвигом на один разр д поступает на входы сумматора 18 - 01000 (двоичный код 8); на выходах суммэтора 17 инверсный код 4 - 11011 (инверсный код 4Х; на выходах сумматора 18 11011 знаковый разр д рощ : Результат сложени  положительный, инверсное значение знакового разр да единичное, что соответствует значению сигналов большинства исправньАс блоков. При сбо х,которые не фиксируют индикаторы отказов, устройство ра1ботает как обычное мажоритарное устройство . На выходах двух из п ти блоков ложные сигналы О, на выходах сумматора 16 код 3, который со сдвигом на один разр д поступает на входы сумматора 18 - 00110 двоичный код б); на выходах сумматора 17 инверсный код 5 - 11010 инверсный код 5 ) ; на выходах сумматора 18 . 00110 11010 знаковый разр д . J30000 Результат сложений положительный, гинверсное значение знакового разр |да единичное, что соответствует значению сигналов большинства блоков.

При сбо х, фиксируемых и не фик .сируемых индикаторами отказов на выходах двух из п ти блоков-ложные

,сигналы О и неисправность этих блоков зафиксирована индикаторами отказов, кроме того, на выходе еше одного бока- ложный сигнал причем его неисправность не зафиксиро .вана индикатором; отказа. На выходах

блока 16 - код 2, его удвоенное значение подаетс  на вход сумматора 18-00100 (двоичный код 4), на выходах блока 17 - инверсный код

3 - 11100 (инверсный код 3)/ на выходах сумматора 18 00100 11100 знаковый разр д

066ЙО , ....

Результат сложени  положительный инверсное значение знакового разр д единичное, что соответствует значению большинства исправных блоков.

Таким образом, затраты на реализаций многократного резервировани  в предлагаемом устройстве существен .но снижены.

Claims (2)

1.Авторское свидетельство СССР № 478310, кл. G 06 F 11/18, 1973.

2.Авторское свидетельство СССР 5 315180, кл. G-06 F 11/18, 1970

fпрототип).

UD

J

«VI

,Т ,2Г

7

i

Фиъ.1