SU703817A1 - Контролируемый параллельный сумматор - Google Patents

Контролируемый параллельный сумматор

Info

Publication number
SU703817A1
SU703817A1 SU772462446A SU2462446A SU703817A1 SU 703817 A1 SU703817 A1 SU 703817A1 SU 772462446 A SU772462446 A SU 772462446A SU 2462446 A SU2462446 A SU 2462446A SU 703817 A1 SU703817 A1 SU 703817A1
Authority
SU
USSR - Soviet Union
Prior art keywords
bit
adder
transfer
parallel
formation
Prior art date
Application number
SU772462446A
Other languages
English (en)
Inventor
Борис Григорьевич Лысиков
Александр Антонович Шостак
Original Assignee
Минский радиотехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минский радиотехнический институт filed Critical Минский радиотехнический институт
Priority to SU772462446A priority Critical patent/SU703817A1/ru
Application granted granted Critical
Publication of SU703817A1 publication Critical patent/SU703817A1/ru

Links

Landscapes

  • Detection And Correction Of Errors (AREA)

Description

.(54) КОНТРОЛИРУЕМЫЙ ПАРАЛЛЕЛЬНЫЙ СУММАТОР
Изобретение относитс  к области вычислительной техники и может быть применено при разработке арифметических устройств, контроль которых организован по четности, а в исполь-i зуемых сумматорах разр дные переносы формируютс  параллельным, параллельно-последовательным или параллельнопараллельным способом.
Известны сумматоры, содержащие в каждом разр де элемент И или эле-, мент ИЛИ, блок формировани  параллельного переноса и блок формировани  поразр дной суммы 1,
Разр дные суммы при этом формируютс  в соответствии с выражением
SK, a YbnVCn-,
где ayj, bn - разр дные слагаемые; Сц-1 - перенос из предыдущего
(п-1)-го разр да сум; матора.
Недостатком известных сумматоров  вл етс  низкий процент обнаруживаемых ошибок, вызываемых одиночной неисправностью сумматоров, при организации их контрол  по четности, при ЭТО1 ошибки, вызываемые неисправностью элементов И.или ИЛИ, а также неисправностью блоков формировани 
:пс1раллельных перекосов, не обнаруживаютс  контроле по четности.
Наиболее блйзк.им по технической сущности к предложенному  вл етс  контролируемый параллельный сумматор , содержащий в каждом разр де элемент И и элемент ИЛИ, блок формировани  параллельного переноса и во всех разр дах, кроме старшего, блок
0 формировани  поразр дной суммы, причем первый, второй и третий входы блока формировани  поразр дной суммы каждого разр да, кроме младшего, соединены соответственно с выходом
5 элемента И, элемента ИЛИ своего разр да , блока формировани  параллельного переноса предыдущего разр да, первый, второй и третий входы блока форм ировани  поразр дной суммы млад0 шего разр да соединены соответственно с выходомэлемента И, элемента ИЛИ своего разр да и со входом сумматора, первый и второй входы блока формировани  параллельного переноса соединены соответственно с выходом элемента И и элемента ИЛИ данного разр да j выход блока формировани  параллельного переноса старшего разр да  вл етс  выходом сумматора 2.
0
При формировании разр дных суммданном сумматоре используетс  выажение
. ,VT;VC,., . ;
де Q, соответственно функции генерации и тран-. зита пере: . .носа п-го
;, , г , , .,; , -- разр да.
Это позвол ет нар ду с контролем блоков формировани  поразр дных сумм организовать контроль элементов И или ИЛИ, формирующих функции генераций и транзита переноса в каждом . . . раз 1р дё сумматора. Недостатком известноГб сумматора  вл етс  относительно низка  эффективность контрол  по четности, так как полностью не охвачены контролем блоки форми)овани  параллельных пёрёнбсОв, составл ющие основной объем оборудовани  сумматора.
Целью изобретени   вл етс  повышение эффективности контрол парал- :йейьнъ:го сумматора.; .;,:./, : . -,
Поставленна  цель достигаетс  тем, в старший разр д сумматора введен,блок формировани  поразр дной c ФffiI с функциональной зависимостью . от переноса, причем вьйсод элемента ИЛИ Ctaipiiiiero разр да соединен соответственно с первым входом блока , формировани  поразр дной суммы с фунйциональной зависимостью от переноса , второй и третий входа которого соединены соответственно с выходами блока фор даровани  параллельного пер йоса данного и предыдущего разр дов . - На;; 1ертеже приведена структурна  схема п-р&зр дйого кoнttoлиpyeйol o параллельного сумматора дл  .
Сумматор содержит в каждом разр де элемент И 1, элемент ИЛИ 2, блок 3 формировани  параллельного переноса и во всех разр дах, кроме старшего, блок 4 формировани  поразр дной суммы , блок 5 формировани  поразр дной суммы с функциональной :эайисимостью ОФ переноса в старшем разр де сумматора , причем первый второй и третий входы блока 4 формирований по- - азр дной суммы каждого разр да, кроме 1лпадшёго, соединены соответственно , ; с выходами элемента И 1, элемента ИЛИ 2 своего разр да, блока 3 фо гмировани  ййраллельного переноса предыдущего разр да. Первый, второй и третий входы блока 4 формировани  поразр дной суммы младшего разр да соединены соответстеенно с выходами элемента И 1, элемента ИЛИ 2 своего разр да и с входом б сумматора , на который поступает входной
перенос сумматора. Первый и второйвходы блока 3 формировани , параллельного переноса соединены соответственно с выходакш элемента И 1 и элемента ИЛИ 2 своегоразр да.Выход элемента ИЛИ 2 старшего разр да соединен соответственно с первым входом блока 5 формировани  поразр дной
суммы с функциональной зависимостью от переноса, второй и третий входы которого соединены соответственно с выходами блоков 3 формировани  параллельного переноса данного и предыдущего разр дов. Вход 6 сумматора предназначен дл  ввода входного переноса, а выхОд блока 3 формировани  параллельного переноса старшего разр да  вл етс  выходом 7 Сумматора, с которого снимаетс  выходной перенос сумматора.
Сумматор работает следующим образом .
Элементы И 1 и ИЛИ 2 формируют функции С5 -С54 генерации, Т транзита и переноса в соответствующих разр дах сумматора. С помощью блоков 3 формируютс  параллельным способом разр дные переносы С, Cg, Cj и С-4. определ емые следующим образом (возрастание индексов при буквенных обозначени х прин то в.направлении старших разр дов):
c.o,-f;Ca,V :; :
с.с ;: . . . c3.
t V - - Vl-V- V b.x где Сеч- входной перенос,
, поступающий на
вход б сумматора;
С вих
выходной перенос, .снимаемый с вйхода 7 суМма-. тора;
Сз и С4
С, Cg
переносы соотвеуственно из 1-го - 4-го - -- разр дов сумма . . тора. Блок 4 формировани  поразр дной суммы функционирует в соответствии с тем же выражением,что и известный сумматор 2. Блок 5 формировани  поразр дной сулады.с.функциональной зависимостью от .переноса может быть построен в соответствии с выражениему -
0 f 44C4.
,
Неисправность одного из блоков 5 , или 5 может вызвать только одиночную ошибку в соответствующем разр д суммы, котора  всегда будет обнаружена контролем по четности. Неиспра ность же одного из элементов И 1 ил ИЛИ 2 может привести к возникновению групповой ошибки, но она также всегда будет обнаружена контролем по четности, так как общее число ошибок в разр дах суммы и переноса нечетно. Например, неисправность элемента И 1 в первом разр де сумматора может вызвать ошибки либо только в S либо в S , Sx/ Cf либо S, S., БЗ , C.f, С и т.д. Что же касаетс  блоков 3 формировани парал ;лельных :пере носов, то в сумматоре контролем охвачен наиболе сложный блок, формирук)щий параллельный перенос из старшего разр да, Что и позвол ет повысить эффективность контрол  сумматора. Действительно, пусть ошибка в формирований переноса С. вызвана неисправностью блока Э формировани  параллельного перено са старшего разр да. Но тогда эта ошибка всегда вызовет ошибку в формировании разр дной суммы 84 котора  и будет обнаружена контролем, т как значение переноса С4 не используетс  при предсказании четности ре зультата.. Контроль остальных блоков 3 формировани  параллельных переносов может быть организован любым из известных методов с привлечением до полнительного -контрольного оборудов ни . Наибольший эффект от применени  данного сумматора получаетс  в том случа:е, когда рассмотренный п-разр дный сумматор служит составной частью быстродействующего т-разр дного сумматора, в котором переносы между группами (п-разр дными сумматорами ) формируютс  параллельньвд спосЬбом, причем когда п Ьт - 2 а . В этом случае контролем по четности без ьведени  дополнительно го оборудовани  будут охвачены не только блоки формировани  параллель ных переносов старших разр дов п- . разр дных сумматоров, но и блоки формировани  параллельных переносов между rt-разр днымй сумматорами,т,е. практически основна  часть оборудовани  т-разр дного сумматора. Таким образом, введение в старший разр д контролируемого параллельного сугйматора блока формировани  поразр дной суммы с функциональной зависимостью от переноса позвол ет повысить эффективность контрол  сумматоров по четности. формула изобретени  Контролируемый параллельный сумматор , содержащий в каждом разр де элемент И и элемент ИЛИ, блок формировани  параллельного переноса и во всех разр дах кроме старшего, блок формировани  поразр дной cyMNas-причем первый, второй и третий входы блока формировани  поразр дной суммы каждого разр да, кроме младшего, соединены соответственно с выходом элемента И, элемента ИЛИ своего разр да , блока формировани  параплельного переноса предыдущего разр да, первый, второй и третий входы блока :формированй  поразр дной суммы младшеiro разр да соединены сортветственно с выходом элемента И, элемента ИЛИ своего разр да и со входом сумматора , первый и второй входы блока формировани  параллельного переноса соёдщнены соответственно с выходом элемента И и элемента ИЛИ данного разг р да, выход блока формировани  па- . раЛлельногопё|5ё1 Ос:а старшего разр да  вл етс  выходом сумматора, от л и ч а ю in, и и с   тем, что, с целью поЁйшени  эффективности контрол , в старший разр д сумматора введен блок формирбвани  поразр дной суммы с функциональной зависимостью от переноса, причём выход элемента ИЛИ старшего разр да соединен соответственно с первым входом блока формировани  по 1азр дной суммы с функционал ьной зависимостью от переноса, йторой и третий входы которого соединены соответственно с выходами блоков формировани  параллельного переноса данного и предыдущего разр дов. . Источники информации,:; .- .; , прин тые во при экспертизё 1. Селлерс Ф. Методы обнаружени  ошибок в работе ЭЦВМ, М., Мир, 1972, с. 108. 2. Селлерс Ф. Методы обнаружени  шибок в работе ЭЦВМ, М,., Мир, 1972, с. 119-120 (прототип).
SU772462446A 1977-03-16 1977-03-16 Контролируемый параллельный сумматор SU703817A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772462446A SU703817A1 (ru) 1977-03-16 1977-03-16 Контролируемый параллельный сумматор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772462446A SU703817A1 (ru) 1977-03-16 1977-03-16 Контролируемый параллельный сумматор

Publications (1)

Publication Number Publication Date
SU703817A1 true SU703817A1 (ru) 1979-12-15

Family

ID=20699438

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772462446A SU703817A1 (ru) 1977-03-16 1977-03-16 Контролируемый параллельный сумматор

Country Status (1)

Country Link
SU (1) SU703817A1 (ru)

Similar Documents

Publication Publication Date Title
KR100953884B1 (ko) Raid 장치 및 갈로아체의 곱 연산 처리 방법
EP0375947A2 (en) Two's complement multiplication with a sign magnitude multiplier
SU703817A1 (ru) Контролируемый параллельный сумматор
SU1247863A1 (ru) Матричное устройство дл делени
EP0067862B1 (en) Prime or relatively prime radix data processing system
SU1003074A1 (ru) Устройство дл параллельного алгебраического сложени в знакоразр дной системе счислени
SU1667059A2 (ru) Устройство дл умножени двух чисел
SU696450A1 (ru) Устройство дл сложени в избыточной двоичной системе счислени
SU1141401A1 (ru) Устройство дл вычислени разности двух чисел
SU1241218A2 (ru) Генератор функций Уолша
SU813420A1 (ru) Устройство дл умножени двоичныхчиСЕл B дОпОлНиТЕльНыХ КОдАХ
SU1260951A1 (ru) Матричное устройство дл извлечени квадратного корн
SU1501050A1 (ru) Устройство дл извлечени квадратного корн
SU824203A1 (ru) Устройство дл сложени п-разр дныхдЕС ТичНыХ чиСЕл
SU1024909A1 (ru) Множительное устройство
SU758144A1 (ru) Устройство для возведения в квадрат многоразрядных двоичных чисел 1
RU1790782C (ru) Устройство дл воспроизведени корней
SU726527A1 (ru) Устройство дл сравнени чисел
SU752332A1 (ru) Устройство дл вычислени функции
SU1520512A1 (ru) Матричное устройство дл возведени в квадрат
SU1411742A1 (ru) Устройство дл сложени и вычитани чисел с плавающей зап той
SU1149245A1 (ru) Матричное вычислительное устройство
SU824198A1 (ru) Устройство дл сложени в избыточнойСиСТЕМЕ СчиСлЕНи
SU1108440A1 (ru) Матричное устройство дл возведени в квадрат и извлечени квадратного корн
Morris et al. Binary Codes and Arithmetic Processes