SU752332A1 - Устройство дл вычислени функции - Google Patents
Устройство дл вычислени функции Download PDFInfo
- Publication number
- SU752332A1 SU752332A1 SU782629655A SU2629655A SU752332A1 SU 752332 A1 SU752332 A1 SU 752332A1 SU 782629655 A SU782629655 A SU 782629655A SU 2629655 A SU2629655 A SU 2629655A SU 752332 A1 SU752332 A1 SU 752332A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- register
- bit
- cycle
- zero
- Prior art date
Links
Description
Изобретение относится к вычислительной технике и может быть применено, например в специализированных вычислительных блоках для вы- j числения функции -Jx2 + у2.
Известны устройства для вычисления функции 4хг + у*1 содержащие ре- Ю гистры операндов, сумматоры, счетчики, коммутаторы, логические элементы (1 ] .
Недостатками известных устройств являются значительные аппаратурные 1$ затраты.
Наиболее близким к предлагаемому является устройство для вычисления функции 4 х2 + у?, содержащее регистр jq первого операнда, счетчик второго операнда, первый счетчик порядка, блок управления [2].
Недостатками устройства также являются большие аппаратурные эатра- 25 ты.
Цель изобретения - сокращение аппаратурных затрат.
Поставленная цель достигается тем, что в устройстве? для вычисле2 ния функции 4 х2 + у2', содержащее регистр первого операнда, счетчик второго операнда, первый счетчик порядка, блок управления, введены второй счетчик порядка и дешифратор, входы которого подключены к разрядным выходам первого счетчика порядка, а выходы - к разрядным входам счетчика второго операнда, выход переполнения которого подключен ко входу первого счетчика порядка, установочные входы и выходы которого соединены соответственно с выходами и входами второго счетчика . порядка, выход и вход знакового разряда которого подключен к первому управляющему входу и выходу блока управления, подключенного также ко входу первого счетчика порядка, разрядные входы регистра первого операнда соединена с соответствующими выходами счетчика второго операнда, выход нулевого разряда которого и выход первого разряда регистра первого операнда соединены с соответствующими входами блока управления, второйуправляющий выход которого подключен ко входам регистра первого операнда и счетчика второ3 .го операнда, установочные входы которого подключены к выходам регистра первого операнда,
На чертеже представлена блок-схема устройства..
Устройство содержит регистр 1 первого операнда, первый 2 и второй счетчики порядка, счетчик 4 второго операнда, дешифратор 5, блок 6 управления. Выходы счетчика 2 подключены ко входам дешифратора 5, каждый i-ый выход которого(i=0,1,2,...
,.,η—1 первыми будем считать старшие разряды) связан со счетным входом i-ro разряда счетчика 4,выход нулевого разряда которого соединен со счетным входом младшего разряда счетчика 2, выходы счетчика 2 со сдвигом на один разряд влево соединены с установочными входами счетчика 3, выходы которого со сдвигом на один разряд влево соединены с установочными входами счетчика 2. Выходы регистра 1 соединены с установочными входами счетчика 4, выходы которого со сдвигом на п-разрядов вправо соединены со входами регистра 1. Кроме того, устройство содержит блок 6 управления, связанный с выходами нулевого и первого разрядов счетчика 4 и регистра 1, выходом знакового разряда счетчика
3, с управляющими входами счетчиков
4, 2, 3 и регистра 1.
Устройство работает следующим образом.
В исходном состоянии в счетчиках 4, 2, 3 и регистре 1 записаны нули. В первом цикле вычисления блок 6 управления подключает к управляющему входу счетчика 4 входную шину, по которой в устройство поступают импульсы в количестве, равном х. По каждому управляющему сигналу производится прибавление единицы в i-ый разряд счетчика 4, где i-oe число, поступающее на входы дешифратора 5 со счетчика 2. Когда в счетчике в нулевом разряде образуется единица, то последующие счетные сигналы, поступающие на вход этого разряда, не изменяя состояния последнего, проходят на вход младшего разряда счетчика 2 и счетчика 3. Цикл заканчивается по сигналу от источника информации об окончании передачи кода х.. В результате выполнения первого цикла на счетчике получаем мантиссу шх, а на счетчике 2 -порядок числа ρλ, записанного в форме с плавающей запятой. (Цифра, стоящая в i-ом разряде счетчика 4 имеет вес 2*1 ) . Во втором цикле по сигналу блока 6 управления осуществляется передача содержимого счетчика 4 в регистр 1 (со сдвигом на η разрядов вправо) и одновременно с этим - передача содержимого· регистра 1 в счетчик 4, а счетчик Т устанавливается в состояние - п.
В третьем цикле аналогично первому на управляющий вход счетчика 4 поступает в число-импульсном коде операнд у. Если порядок числа у превосходит порядок числа х на величину S (S = {0,1,2,..,,nj ) , то в счетчике 4 S раз будет наблюдаться переполнение и следовательно в счетчик 2 и счетчик 3 прибавится по S единиц. Цикл заканчивается по сигналу от источника информации об окончании передачи кода у. в результате выполнения третьего цикла на счетчике 2 получаем порядок Р3 = = .₽х + S' а на счетчике 4 мантиссу Шу числа у.
В четвертом цикле блок 6 управления выдает серию сигналов, по каждому из которых осуществляется сдвиг содержимого регистра 1 и прибавление единицы в счетчик 3. Цикл заканчивается по достижению счетчиком 3 состояния ''0'’. Если при этом в нулевом и первом разрядах регистра 1 записаны единицы или в нулевом разряде счетчика 4 записан ноль, то выполняется пятый цикл, в противном случае устройство переходит к выполнению шестого цикла.
Пятый цикл вычисления полностью аналогичен второму.
Е шестом цикле блок б управления вырабатывает серию сигналов, по каждому из которых осуществляется сдвиг содержимого регистра 1 и прибавление '11'' в счетчик 3. Цикл заканчивается, когда в нулевом разряде регистра 4 появится единица, т.е. когда выполняется нормализация мантиссы числа, записанного в регистре 1.
При этом в счетчике 3 получают код f =/(Рх - ₽у)/·
В седьмом цикле осуществляется запись в счетчик 3 со сдвигом влево на один разряд содержимого счетчика 2 и запись в счетчик 2 со сдвигом влево на один разряд содержимого счетчика 3. Содержимое первого разряда счетчика 4 заносится в младший разряд счетчика 2 и счетчика 3, в нулевой и первый разряды счетчика 4 заносятся соответственно ’’О’’ и ''1*'. Если в первом разряде регистра 1 записана единица, то в регистре 1 выполняется сдвиг на> один разряд, в противном случае в нулевой и первый разряды этого регистра заносятся соответственно 0 и ’ ‘1’ '.
Седьмой цикл выполняется за один такт, т.е. все описанное выше пересылки и сдвиги выполняются одновременно, по одному и тому же сигналу блока б управления. В результате выполнения седьмого цикла в счетчике 4 и регистре 1 получаем (с некоторой погрешностью) мантиссы' квадратов операндов х и у, в счетчике 3 - порядок числа, мантисса;, которого находится на счетчике 4, а в счетчике 2 - разность порядков этих чисел.
В восьмом цикле блок 6 управления выдает серию сигналов, по каждому из которых осуществляется прибавление единицы в счетчик 2 и сдвиг содержимого регистра 1. При этом, если в нулевом разряде регистра 1 единица, то на управляющий вход счетчика 4 с выхода блока 6 управления проходит сигнал, обеспечивающий прибавление единицы к соответствующему разряду счетчика 1. Так происходит суммирование мантисс х4 и у2, цикл заканчивается, когда в дешифратор 5 сигнал появляется на выходе с наибольшим номером.
В девятом цикле осуществляется передача кода счетчика 4 на регистр 1. При этом, если в нулевом разряде счетчика 4 была единица, то к содержимому счетчика 3 прибавляется ’4' ' и на нем получаем порядок числа х2 + у?
В десятом цикле осуществляется серия сдвигов регистра 1. Цикл заканчивается при появлении г' 11 ' в нулевом разряде регистра. В результате, на регистре получаем нормализованную мантиссу числа х4 + у? Мантиссу числа 4 х2 + у2’ получаем, считывая нулевой разряд с нулевого разряда регистра 1, первый разряд с младшего разряда счетчика 3, а j -й разряд мантиссы (j=2,3,4 ) - с (j-l)-ro разряда регистра 1. Порядок числа записан в остальных старших разрядах счетчика 3.
Если считать, что аппаратурные затраты на изготовление устройства пропорциональны количеству корпусов интегральных схем, то предлагаемое устройство позволяет уменьшить аппаратурные затраты посрав нению с известным более, чем в два раза.
Claims (2)
- , го операнда, установочные входы ко торого подключены к выходам регист первого операнда, На чертеже представлена блок-сх ма устройства.. Устройство содержит регистр 1 первого операнда, первый 2 и второ 3счетчики пор дка, счетчик 4 второго операнда, дешифратор 5, блок управлени . Выходы счетчика 2 подключены ко входам дешифратора 5, к дый i-ый выход которого(,1,2,.. ,. ..гП-1 первыми будем считать стар шие разр ды) св зан со счетным входом i-ro разр да счетчика 4,выход нулевого разр да которого соединен со счетным входом младшего разр да счетчика 2, выходы счетчика 2 со сдвигом на один разр д влево соединены с установочными входами счетчика 3, выходы которого со сдви гом на один разр д влево соединены с установочными входами счетчика 2 Выходы регистра 1 соединены с установочными входами счетчика 4, выходы которого со сдвигом на п-разр дов вправо соединены со входами регистра 1. Кроме того, устройство содержит блок б управлени , св занный с выходами нулевого и первого разр дов счетчика 4 и регистра 1, выходом знакового разр да счетчика 3,с управл ющими входами счетчиков 4,2, 3 и регистра 1, Устройство работает следуквдим об разом. В исходном состо нии в счетчиках 4, 2, 3 и регистре 1 записаны нули В первом цикле вычислени блок 6 управлени подключает к управл ющем входу счетчика 4 входную шину, по которой в устройство поступают импульсы в количестве, равном х. По каждому управл ющему сигналу производитс прибавление единицы в i-ый разр д счетчика 4, где i-oe число, поступающее на входы дешифратора 5 со счетчика 2. Когда в счетчике 4в нулевом разр де образуетс еди ница, то последукадие счетные сигналы , поступающие на вход этого раз р да, не измен состо ни последнего , проход т на вход младшего разр да счетчика 2 и счетчика 3, Цикл заканчиваетс по сигналу от источника информации об окончании передачи кода х.. В результате выполнени первого цикла на счетчике 4 получаем мантиссу Шх f а на счетчике 2 -пор док числа Р;(, записанного в форме с плавающей зап той. (Цифра, сто ща в 1-ом разр де счет чика 4 имеет вес 2 ) . Во втором цикле по сигналу блока 6 Управлени осуадестйл етс передача содержимого счетчика; 4 в регистр 1 (со сдвигом на п разр дов вправо) и однЪвремен :но с этим - передача содержимого регистра 1 в счетчик 4, а счетчик Т устанавливаетс в состо ние - п. В третьем цикле аналогично первому на управл ющий вход счетчика 4 поступает в число-импульсном коде операнд у. Если пор док числа у превосходит пор док числа х на величину S (S {0,1,2,...,п}), то в счетчике 4 S раз будет наблкщатьс переполнение и следовательно в счетчик 2 и счетчик 3 прибавитс по S единиц. Цикл заканчиваетс по сигналу от источника информации об окончании передачи кода у. в результате выполнени третьего цикла на счетчике 2 получаем пор док Ру .Р + S, а на счетчике 4 мантиссу Шу числа у. В четвертом цикле блок 6 управлени выдает серию сигналов, по каждому из которых осуществл етс сдвиг содержимого регистра 1 и прибавление единицы в счетчик 3. Цикл заканчиваетс по достижению счетчиком 3 состо ни О. Если при этом в нулевом и первом разр дах регистра 1 записаны единицы или в нулевом разр де счетчика 4 записан ноль, то выполн етс п тый цикл, в противном случае устройство переходит к выполнению шестого цикла. П тый цикл вычислени полностью аналогичен второму, Е шестом цикле блок б управлени вырабатывает серию сигналов, по каждому из которых осуществл етс сдвиг содержимого регистра 1 и прибавление Ч в счетчик 3. Цикл заканчиваетс , когда в нулевом разр де регистра 4 по витс единица, т.е. когда выполн етс нормализаци мантиссы числа, записанного в регистре 1. При этом в счетчике 3 получают код f /(РХ - Ру)/В седьмом цикле осуществл етс запись в счетчик 3 со сдвигом влево на один разр д содержимого счетчика 2 и запись в счетчик 2 со сдвигом влево на один разр д содержимого счетчика 3. Содержимое первого разр да счетчика 4 заноситс в младший разр д счетчика 2 и счетчи-ка 3, в нулевой и первый разр ды счетчика 4 занос тс соответственно Если в перБом разр де регистра 1 записана единица, то в регистре 1 выполн етс сдвиг Hai один разр д, в противном случае в нулевой и первый разрады этого регистра занос тс соответственно О и 1. Седьмой цикл выполн етс за один такт, т.е. все описанное выше пересылки и сдвиги выполн ютс одновременно , по одному и тому же сигналу блока 6 управлени . В результате выполнени седьмого цикла в .счетчике 4 и регистре 1 получаем ( с некоторой погрешностью) мантиссы квадратов операндов х и у, в счетчике 3 - пор док числа, мантисса;, которого находитс на счетчике 4, а в счетчике 2 - разность пор дков этих чисел. В восьмом цикле блок 6 управлен выдает серию сигналов, по каждому которых осуществл етс прибавление единицы в счетчик 2 и сдвиг содержимого регистра 1. При этом, если в нулевом разр де регистра 1 едини ца, то на управл ющий вход счетчик 4 с выхода блока б управлени прох дит сигнал, обеспечивающий прибавл ние единицы к соответствующему раз р ду счетчика 1. Tak происходит су мирован1 е мантисс х и у2, цикл заканчиваетс , когда в дешифратор сигнал по вл етс на выходе с наибольшим номером. В дев том цикле осуществл етс передача кода счетчика 4 на регист 1. При этом, если в нулевом разр д счетчика 4 была единица, то к содержимому счетчика 3 прибавл етс 1 и на нем получаем пор док числа X + у В дес том цикле осуществл етс сери сдвигов регистра 1. Цикл заканчиваетс при по влении jl в нулевом разр де регистра. В резу тате, на регистре получаем нормали зованную мантиссу числа х + у Мантиссу числа х + у2 получаем, считыва нулевой разр д с нулевого разр да регистра 1, первый разр д с младшего разр да счетчика 3, а j -и разр д мантиссы (,3,4 ) (j-l)-ro разр да регистра 1. Пор д числа записан в остальных старших разр дах с.четчика 3. Если считать, что аппаратурные затраты на изготовление устройства пропорциональны количеству корпусов интегральных схем, то предлагаемое устройство позвол ет уменьшить аппаратурные затраты по сравнению с известным более, чем в два раза. Формула изобретени Устройство дл вычислени функции -ух + у2, ссдержащее регистр первого операнда, счетчик второго операнда,- первый счетчик пор дка, блок управлени , отличаю щее с тем, что, с целью сокращени аппаратурных затрат, в него введены второй счетчик пор дка и дешифратор, входы которого подключены к разр дным выходам первого счетчика пор дка, а выходы - к разр дным входам счетчика второго операнда, выход переполнени которого подключен ко входу первого счетчика пор дка, установочные входы и выходы которого соединены соответственно с ыходами и входами второго счетчика пор дка, выход и вход знакового разр да которого подключен к первому управл ющему входу и выходу блока управлени , подключенного также ко входу первого счетчика пор дка, разр дные входы регистра первого операнда соединены с соответствующими выходами счетчина второго операнда, выход нулевого разр да которого и выход первого разр да регистра первого операнда соединены с соответствующими входами блока управлени ,,второй управл ющий выход которого подключен ко входам регистра первого операнда и счетчика второго операнда, установочные входы которого подключены к выходам первого операнда. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 404082, кл. G Об F 7/38, 1971.
- 2.Авторское свидетельство СССР по за вке №2393765, 03.08.76 (прототип ) . .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782629655A SU752332A1 (ru) | 1978-06-09 | 1978-06-09 | Устройство дл вычислени функции |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782629655A SU752332A1 (ru) | 1978-06-09 | 1978-06-09 | Устройство дл вычислени функции |
Publications (1)
Publication Number | Publication Date |
---|---|
SU752332A1 true SU752332A1 (ru) | 1980-07-30 |
Family
ID=20770562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782629655A SU752332A1 (ru) | 1978-06-09 | 1978-06-09 | Устройство дл вычислени функции |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU752332A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5229713A (en) * | 1991-04-25 | 1993-07-20 | General Electric Company | Method for determining electrical energy consumption |
-
1978
- 1978-06-09 SU SU782629655A patent/SU752332A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5229713A (en) * | 1991-04-25 | 1993-07-20 | General Electric Company | Method for determining electrical energy consumption |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4338675A (en) | Numeric data processor | |
USRE33629E (en) | Numeric data processor | |
US5957996A (en) | Digital data comparator and microprocessor | |
SU752332A1 (ru) | Устройство дл вычислени функции | |
JPH0346024A (ja) | 浮動小数点演算器 | |
SU840891A1 (ru) | Параллельный сумматор кодов фибоначчи | |
SU1465883A1 (ru) | Устройство дл делени чисел | |
SU911521A1 (ru) | Устройство дл получени квадратичной зависимости | |
SU662938A1 (ru) | Устройство дл делени | |
SU593211A1 (ru) | Цифровое вычислительное устройство | |
SU1151957A1 (ru) | Устройство дл вычислени квадратного корн | |
SU1388853A1 (ru) | Устройство дл делени чисел с фиксированной зап той | |
SU409222A1 (ru) | Устройство для умножения | |
RU2633142C1 (ru) | Устройство для вычисления функции √x2 + y2 | |
KR970005175A (ko) | 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조 | |
SU362301A1 (ru) | ВСЕСОЮЗНАЯ ' ййТ?йТйО«т:11:;Г'е"ндп | |
SU1141401A1 (ru) | Устройство дл вычислени разности двух чисел | |
SU1497614A1 (ru) | Устройство дл делени двоичных чисел | |
SU896616A1 (ru) | Устройство дл взаимной нормализации двоичных чисел | |
SU1644133A1 (ru) | Устройство дл вычитани | |
SU1649537A1 (ru) | Устройство дл умножени | |
SU877531A1 (ru) | Устройство дл вычислени функции Z= @ х @ +у @ | |
SU1695512A1 (ru) | Устройство дл обнаружени и исправлени ошибок | |
SU703817A1 (ru) | Контролируемый параллельный сумматор | |
SU1072040A1 (ru) | Устройство дл делени двоичного числа на коэффициент |