SU726527A1 - Устройство дл сравнени чисел - Google Patents

Устройство дл сравнени чисел Download PDF

Info

Publication number
SU726527A1
SU726527A1 SU772529948A SU2529948A SU726527A1 SU 726527 A1 SU726527 A1 SU 726527A1 SU 772529948 A SU772529948 A SU 772529948A SU 2529948 A SU2529948 A SU 2529948A SU 726527 A1 SU726527 A1 SU 726527A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
cell
input
comparison
inputs
Prior art date
Application number
SU772529948A
Other languages
English (en)
Inventor
Александр Михайлович Горбань
Анатолий Валентинович Степанов
Николай Владимирович Утиркин
Original Assignee
Предприятие П/Я Х-5827
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5827 filed Critical Предприятие П/Я Х-5827
Priority to SU772529948A priority Critical patent/SU726527A1/ru
Application granted granted Critical
Publication of SU726527A1 publication Critical patent/SU726527A1/ru

Links

Description

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ
I
Изобретение относитс  к области автматики и вычиспитепьной техники, в час ности, к схемам сравнени  кодов чисел.
Известны устройства, содержащие регистры, элементы И, ИЛИ и позвол ющие сравнивать числа, оба из которых представлены в коде Гре  Т|.
Однако эти устройства сравнени  сложны и не позвол ют получать один результат сравнени  и сравнивать числа, представленные двоичным кодом,
Наиболее близким техническим решением к изобретению  вл етс  устройство дл  сравнени  чисел 2, содержащее п пбразр дных  чеек сравнени , элементы ИЛИ, И, НЕ, полусумматоры. Первы выход каждой 1 -и поразр дной  чейки сравнени  где i 1,2,,.. (п-1) соединен с первым вкодом ( i +1)-й пораэр дной  чейки сравнени . Второй и третий выходы исах поразр дных  чеек сравнени  подключены к соответствующим входам элемента ИЛИ. Первый 1 -и поразр дной  чейки сравнени  соединен со входом первого .элемента НЕ и со входом первого элемента И, второй вход которого через второй элемент НЕ подключен к выходу элемента ИЛИ, Второй и третий ах оды каждой
i -и поразр дной  чейки сравнени  соединены со входами пр мого и инверсного значени  5 -го разр да первого числа . Четвертьй и п тый входы каждой i -и поразр дной  чейки сравнени  подклчены ко входам пр мого и инверсного значени  i -го разр да второго числа.
Целью изобретени   вл етс  расширение диапазона представлени  чисел.

Claims (2)

  1. Эта цель достигаетс  тем, что в предложенное устройство введены (п -2) полусумматора и (п-1-) элемент И,, первые входы которых соединены с шиной управлени , вход каждого j -го элемента И, где j i|2,..,(n-2), подключен ко входу j -го полусумматора. Выход, каждого j -го полусумматора соединен со вторым входом (j +1)-го элемэнта И. Второй В.ХОД каждого J -го попуеуК йа бра подключен ко входу пр мого значени  (j +1)-го разр да первого числа. Выкод каждого Т -гбэпШента И, где V- 1,2,... ( П -1), соединен с uiecTbiM акодом ( i +1)-й поразр дной  чейки сравнени . В устройстве - е поразр дные  чейки сравнени , где 2,3,,..,п содержат эпемэнты И, ИЛИ, НЕ, Второй и третий входы пораз р дньгх  чеек сравнени  соседи йены сЫ входом первого элемента И, выход которого подключен к. первому входу второго элемента И и к. первому входу элемента ИЛИ, второй вход которого соединен с . первым входом поразр дной  чейки сравнени . Четвертый и,; п тый входы поразр дной  чейки сравнени  подключены ко входам третьего элемента И, выход ко торого Соединен с первым входом четвер того элемента И и с третьим входом элемента ИЛИ, выход которого подключей к первому выходу поразр дной  чёйки сравнени . Вторые входы второго и четвертого элементов И соединены чере первый элемент НЕ с первым йходрм поразр дной  чейки сравнени . Третий вход второго элемента И через второй элемент НЕ подключен к шестому ёходу поразр дной  чейки сравнени , который соединен с третьим входом четвертого элемента И, выход которого подключен ко второму выходу поразр дной  чейки сравнени . Выход второго элемента И соединен с третьим выходом поразр дн  чейки сравнени . Перва  ПОрШрШйМ  чейка сравнени  содержит два элемент И, и элемент ИЛИ. Входы первого элеме та И соединены со выходами пр мого и инверсного значений первого из сравнив мых чисйп. Входы второго 9neh4eHTa И Лодклточены ко входам пр мого и инверс ного значений второго из сравниваемых чисел. Выходы элементов И соединены , входами элемента ИЛИ, выход которого подключен к первому выходу первой пор р дной  чейки сравнени . Выход первог элемента И соединен со вторым въкоао первой поразр дной  чейки сравнени . Функциональна  схема устройства изображена на чертеже. . - . Устройство содержит поразр дные  чейки сравнени  1 - 1 , которые состо т из элементов И 2-iS, эпементо НЕ 6, 7 и элемента ИЛИ 8, элемент ИЛИ 9 элемент И 1О, элементы НЕ 12, полусумматоры 13 - 13г, , эл ты И 14 14 - 14, управл ющую шину 15, и выходные шины 16-18.Устройство работает следующим образом .,; Если старшие разр ды сравниваемых чисел не равны, тона выходе ИЛИ элемента И 2, или элемента И 5  чейки 1 по вл етс  единичный потенциал, ксхторый поступает на входы элементов ИЛИ 9, 5. В обоих случа х элементы И 3 всех последующих  чеек закрыты нулевым потенциалом с выходов элементов НЕ 6. При ск Ь на выходе элементов ИЛИ 9 и 5 младшей  чейки по вл ютс  единицы , .а на выходах элементов НЕ 6 и 11 нули: при Ъ а единицы по вл ютс  на выходе элемента НЕ 11, на выходе эле1 1ента ИЛИ 8 младшей  чейки и, следовательно , на шине 17. .В случае, если ) на выходе элемента И 6 старшей  чейки остаетс  единица. При этом, если цифры следующего разр да не равны, то на выходе элемента И 5 (приОд Ь ) второй  чейки по вл етс  единица, поступающа  на вход элемента И 3 и на элемент ИЛИ 8  чейки. Единичный сигнал с выхода элемента- И 3 поступает на элемент ИЛИ 9, Элемент И 10 при этом закрыт нулевым потенциалом с выхода элемента НЕ 11: При t) а единичный потенциал по вл етс  на выходе элемента И 2  чейки, поступает на вход элемента ИЛИ 8, и, следовательно, на вход элемента/И .10. В обоих случа х элементы И 3 всех последующих  чеек закрыты нулевым потейциалом с выходов Элементов НЕ 6. Таким образом, в первом случае единичньй сигнал по вл етс  на выходной шине 16, во втором - на шине 17. В случае, когда a,t и на вьгходе элемента НЕ 6 второй  чейки остаетс  единица и т.д. В режиме сравнени  чисел, представленных кодами rpeia, на управл ющую шину 15 подаетс  единичный потенциал. Старша   чейка работает при этом аналогично. Рассмотрим работу следующей  чейки. и CXg Ъп ЗДиница по вл етс  на выходе элемента И 5 второй  чейки и на выходе элемента ИЛИ 8. Элементы И 3,4 всех последующих  чеек закрььты нулевыми потенциалом с выходов элементов НЕ 6, а на шине 17 по вл етс  единица. Если О) Ъ О и d Ь единица по вл етс  на выходе элемента И 5 второй  чейки, на вьгходе элемента И 3 и элемента ИЛИ 8  чейки и на шине 16, При 0,,, единица по вл етс  на выходе элемента И 2, второй  чейки, также на выходах элемента И 4 и элемента ИЛИ 8  чейки и на шине 16. При Ь( 0 и Ъ а2единица по вл етс  на выходе элемента И 2 второй  чейки, на вьгходе Элемента ИЛИ 5  чейки на шине .17. Остальные  чейки- устройства работаю аналогично. При этом результат сравнени  зависит от сигнала четкости с выходов элементов И 14. Таким образом, предлагаемое устройство многофункционально может проводить сравнение чисел как в двоичном коде, так и в коде . Формула изобретени  1. Устройство дл  сравнени  чисел, содержащее п поразр дных  чеек сравнени , элементы ИЛИ, И, НЕ, полусумматоры , причем первый выход каждой i поразр дной  чейки сравнени , где 1 1,2,,.. (п -1), соединен с первым входом ( +1)-й поразр дной  чейки сравнени , второй и третий выходы всех поразр дных  чеек сравнени  подключены к соответствующим входам элемента ИЛ первый выход Л -и поразр дной  чейки сравнени  соединен со входом первого элемента НЕ и со входом первого элемента И, второй вход которого через вт рой элемент НЕ подключен к выходу эле мента ИЛИ, второй и третий выходы каж дой -и поразр дной  чейки сравнени  соединены со ахода.ми пр мого It инверспо го значений -го разр да первого числа четвертый и п тьгй. входы Каждой -и поразр дной  чейки сравнени  подключены ко входам пр мого и инверсного, значений -го разр да второго числа, о т л ичающеес  тем,чтО|С целью расширени  диапазона прейставлени  чисел, в него введе ны {и-2) полусумматора и (И -1) элемент И| первые входы которого соединены с шиной управлени , аход каждого j -го элемента И, где j 1,2,...о -2) подключен ко В.ХОДУ j -го полусумматора, выход каждого j -го полусумматора соединен со вторым входом (,Т +1)-го элемента И, второй аход каждого j -гс полусумматора подключен ко входу пр мого значени  (j +1)-го разр да числа, выход каждого -го элеvteHTa И, где i ,2„..п-1), соединен с шестым входом (i +1)-й поразр дной  чейки сравнени . 2.Устройство по п. .1, о т л и ч а ющ е е с   тем, что в нем -е поразр дные  чейки сравнени , где 2,3,...П содержат элементы И, ИЛИ, НЕ, причем второй и третий входы поразр дных  чеек сравнени  соединены со входом первого элемента И, выход которого подключен к первому входу второго элемента И и к первому аходу элемента ИЛИ, второй вход которого соединение пёрвыь входов поразр дной  чейки сравнени , четвертый и п тый входы поразр дной  чейки сравнени  подключены ко входам третьего элемента И, выход которого соединен с первым входом четвертого элемента И и с третьим входом элемента ИЛИ, выход которого подключен к первому выходу поразр дной  чейкц сравнени , вторые вхрды второго и четвертого элементов И соединены через первый элемент НЕ с первым входом поразр дной  чейки сравнени , третий вход второго элемента И через второй элемент НЕ подключен к шестому входу поразр дной  чейки сравнени , который соединен с третьим входом четвертот о элемента И-, выход которого подключен ко второму выходу поразр дной  чейки сравнени , выход второго элемента И соединен с третьим выходом поразр дной  чейки,сравнени . 3.Устройство по. п. 1, о т л и ч а к щ ее с   тем, что в нем перва  поразр дна   чейка сравнени  содержит два элемента И п элемент ИЛИ, причем вхох первого элемента И соединены со входа ми пр мого и инверсного значений первс го из сравниваемых чисел, входы второго элемента И подключены ко входам пр мого и инверсного значений второго из сравниваемых чисел, выходы элементов И соединены со входами элемента ИЛИ, выход которого подключен к первому выходу первой поразр дной  чейки сравнени , выход первого элемента И соединен со вторым выходом первой поразр дной  чейки сравнени . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 409218, -кл. G 06 F 7/О4, 30.03.71.
  2. 2.Авторское свидетельство СССР № 154О9О, кл. Q Об F 7/О4, 12.06.1953 (прототип).
SU772529948A 1977-10-03 1977-10-03 Устройство дл сравнени чисел SU726527A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772529948A SU726527A1 (ru) 1977-10-03 1977-10-03 Устройство дл сравнени чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772529948A SU726527A1 (ru) 1977-10-03 1977-10-03 Устройство дл сравнени чисел

Publications (1)

Publication Number Publication Date
SU726527A1 true SU726527A1 (ru) 1980-04-05

Family

ID=20727275

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772529948A SU726527A1 (ru) 1977-10-03 1977-10-03 Устройство дл сравнени чисел

Country Status (1)

Country Link
SU (1) SU726527A1 (ru)

Similar Documents

Publication Publication Date Title
US4594678A (en) Digital parallel computing circuit for computing p=xy+z in a shortened time
US3831012A (en) Normalize shift count network
GB1279355A (en) Arithmetic and logic unit
US4849920A (en) Apparatus for locating and representing the position of an end "1" bit of a number in a multi-bit number format
US11200029B2 (en) Extendable multiple-digit base-2n in-memory adder device
US4903005A (en) Comparator circuit
US20050080835A1 (en) Semiconductor circuit for arithmetic processing and arithmetic processing method
US3456098A (en) Serial binary multiplier arrangement
SU726527A1 (ru) Устройство дл сравнени чисел
US3113204A (en) Parity checked shift register counting circuits
US4302819A (en) Fault tolerant monolithic multiplier
Majumder et al. Investigation on Quine McCluskey method: A decimal manipulation based novel approach for the minimization of Boolean function
CN113918119A (zh) 存储器内多位数二进制乘法装置及其操作方法
SU809169A1 (ru) Арифметическое устройство
SU1247863A1 (ru) Матричное устройство дл делени
SU902282A1 (ru) Устройство дл приема информации по двум параллельным каналам св зи
Holdsworth Microprocessor engineering
SU881757A1 (ru) Процессорный элемент
RU2028664C1 (ru) Устройство для параллельной обработки данных
SU840886A1 (ru) Устройство дл сравнени двух -разр дныхчиСЕл
KR970005175A (ko) 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조
SU966700A1 (ru) Устройство дл подсчета числа двоичных единиц
SU598072A1 (ru) Устройство дл сложени и вычитани чисел
SU370605A1 (ru) УСТРОЙСТВО дл ВЫЧИТАНИЯ
SU641443A1 (ru) Устройство дл сравнени -разр дных чисел