SU758144A1 - Устройство для возведения в квадрат многоразрядных двоичных чисел 1 - Google Patents

Устройство для возведения в квадрат многоразрядных двоичных чисел 1 Download PDF

Info

Publication number
SU758144A1
SU758144A1 SU772551994A SU2551994A SU758144A1 SU 758144 A1 SU758144 A1 SU 758144A1 SU 772551994 A SU772551994 A SU 772551994A SU 2551994 A SU2551994 A SU 2551994A SU 758144 A1 SU758144 A1 SU 758144A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
squaring
adder
adders
sum
Prior art date
Application number
SU772551994A
Other languages
English (en)
Inventor
Nikolaj V Cherkasskij
Roman O Antonov
Vladimir P Petrenko
Vladimir Peskov
Taras Yu Stetskiv
Original Assignee
Lvovskij Polt Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lvovskij Polt Inst filed Critical Lvovskij Polt Inst
Priority to SU772551994A priority Critical patent/SU758144A1/ru
Application granted granted Critical
Publication of SU758144A1 publication Critical patent/SU758144A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относится к области вычислительной техники,и предназначено для использования в арифметических устройствах ЦВМ.
Известно устройство для возведения в степень 4, содержащее регистр исходного числа, регистр-квадратор, ряд сумматоров, выходной регистр, младший разряд которого соединен с младшим разрядом регистра исходного числа [1] . Возведение в квадрат основано на следующих соображениях.
В двоичной системе счисления число А выражается .как:
А = а 2η'ΐ + а„ „ 2П 2 +. . .+
п-ι п-2
+а^ 2*1 +. . . +а2 2 + а, 2
где а^ - цифры числа, имеющие значения 1 или о;
ΐ =0,... п-1 - вес разряда.
Квадрат числа равен сумме квадратов исходных чисел плюс удвоенные произведения каждого числа на все остальные. В двоичной системе счис10
15
20
ления
, ?.»·. 2 ,.2-1.
{2 )= ,а< 2 = аг ζ
Умножение на 2Ζι равносильно сдвигу влево на 2^ разрядов, что соответствует сдвигу на ί разрядов слагаемого а^2г. Поскольку цифры ис25
ходного числа записывают подряд, то квадраты оказываются записанными через разряд.
Таким образом, к исходному числу, записанному через разряд, прибавляют удвоенные произведения каждого числа на остальные.
Аппаратурная реализация производится на основе алгоритма вычислений, начиная со старших разрядов
а5
а4
а
5 а4 а5
*4
ае
аг.
а, а.
а0 а5 а4 а^ а2 а·, а0
Умножение на коэффициентт 2 выполнено за счет сдвига на разряд влево.
Вдвигают старший разряд в регистр исходного числа, а затем производят сдвиг на 1 разряд в регист- ре исходного числа и на 2 разряда в регистре-квадраторе. При а^ = 1 производят сложение в сумматоре .
Для получения результата возведения в квадрат п - разрядного чис30
3
758144
4
ла необходимо произвести п таких тактов. До окончательного результата невозможно возводить в квадрат новое число. Таким образом, устройство не отличается большим быстродействием и производительностью.
Наиболее близким по технической сущности к предложенному является устройство для возведения в квадрат многоразрядных двоичных чисел, содержащее входной ре. ютр, соединенный выходом младшего разряда со входом соответствующего разряда регистра результата, а остальными выходами через элементы И группы - со входами блока сумматоров [2] .
Кроме того, устройство содержит элементы ИЛИ. Алгоритм устройства' основан на получении частичных произведений и сложении их в сумматоре матричного типа с последовательным переносом. Для получения результата возведения в квадрат одного п - разрядного числа необходимо, время
Т, = Ги + ίπ · 2П +ΐ·Σ (п-1) , где ΐΜ - время распространения сигнала через элемент И; сп - ^ремя распространения переноса в одномразряде;
- время образования суммы в одноразрядном сумматоре.
Из формулы видно, что время получения результата зависит от разрядности П чисел и растет с увеличением П. Кроме того, схема построена таким образом, что невозможно возводить в квадрат новое число до тех пор, пока не будет получен предыдущий окончательный- результат.
Целью изобретения является повышение быстродействия и производительности при обработке массива многоразрядных чисел.
Поставленная цель достигается тем, что в устройство для возведения в квадрат многоразрядных двоичных чисел, содержащее входной регистр, соединенный выходом младшего разряда со входом соответствующего разряда регистра результата, а остальными выходами через элементы И группы - со входами блока сумматоров,
• введены регистры суммы и переноса, сумматор, входы суммы и переноса ' которого подключены соответственно через регистры суммы и переноса к соответствующим выходам блока сумматоров.
Ва фиг. 1 представлена структурная схема предложенного устройства*, на фиг. 2 - алгоритм его вычислений.
Устройство содержит входной регистр 1, группу 2 элементов И, блок 3 сумматоров (одноразрядных комбинационных) ,· регистры .4 суммы, регистр 5 переноса, сумматор 6 и регистр 7 . результата.
Выход младшего разряда регистра 1 соединен с младшим разрядом регистра 7, остальные выходы регистра 1 соединены со входами элементов И группы в соответствии с матрицей на фиг. 2, начиная со второго ряда. Выходы элементов И, обведенные кружками, связаны с входами сумматоров 1-го слоя блока 3.
Блок 3 сумматоров содержит ряд слоев. Первый слой содержит η/з рядов сумматоров, где л - число разрядов исходного числа. В последующих слоях число рядов сумматоров уменьшается на 2/3« На каждый ряд сумматоров поступают три числа, обведенные на.фиг. 2 кружками. Внутри каждого ряда выходы цифр переноса не соединяются со входами переноса сумматоров старших разрядов этого же ряда. Выходы суммы и переноса сумматоров верхнего слоя соединены с входами сумматоров нижнего слоя.
В последнем слое сумматоров выходы суммы соединены с входами регистра 4, а выходы переносов соединены с входами регистра 5. Одноименные выходы регистров 4, 5 соединены с входами сумматора 6.
Устройство работает следующим образом.
К исходному числу, например, 16-ти разрядному, показанному на фиг. 2 в первом верхнем ряду, прибавляют сдвинутые произведения каждой цифры, указанной в столбце слева, на соответствующие числа, указанные в рядах матрицы.
Сложение производят в блоке 3 сумматоров с многослойными построениями. В каждом слое складывают числа, обведенные кружками, на одном сумматоре, выходы суммы и переноса которых образуют следующий слой.
В последней пятом слое получаются два числовых.кода суммы и переноса, которые записывают в регистры 4, 5. Суммирование этой пары чисел происходит в сумматоре 6, результат которого передается в регистр 7«
После перезаписи чисел в регистры 4 , 5 в регистр 1 принимают новое число, сложение частичных произведений которого производят в блоке 3 одновременно со сложением первого числа в сумматоре 6. Для получения результата возведения в квадрат одного числа необходимо время
Тг = к ·. ,
где к - число слоев сумматора с многослойными построениями, зависящее от разрядности чисел. В качестве примера можно посчитать время возведения в квадрат 16-ти разрядного числа для схемы, выполненной на микросхемах 155 серии. В этом случае
= 36 но, ίμ = 15 нс. Так как результаты последнего слоя сумматора
5
758144
6
•запоминаются в промежуточных регист-; рах, число к равно 4, а не 5.
Т2 = 4-36 нс + 15 нс = 160нс.
Использование в, заявленном устройстве для возведения в квадрат сумматора с многослойными построениями для сложения частичных произведений, результаты вычислений последнего слоя которого запоминаются в промежуточных регистрах, позволило повысить быстродействие.и производительность по сравнению с прототипом. Для приведенного примера при гп = 18 нс. быстродействие устройствапрототипа равно
Т-т = 1ц ( П " 1 ) =
= 15 + 18-2-16 + 36-15 = 1131 нс. Таким образом, быстродействие заявленного устройства выше по сравнению с прототипом в
τ, ,1131 Тг 160
Производительность Заявленного устройства, характеризуемая скоростью поступления чисел и выдачи результата, в 2 раза выше, чем у прототи|па, за счет одновременной обработки
двух чисел в сумматоре, благодаря введенным промежуточным регистрам и конечному сумматору.

Claims (1)

  1. Формула изобретения
    10
    15
    20
    25
    Устройство для возведения в квадрат многоразрядных двоичных чисел, содержащее входной регистр, соединенный выходом младшего разряда со вхо-. дом соответствующего разряда регистра результата, а остальными выходами .через элементы И группы - со входа>ми блока сумматоров, отличаю1щ е е с я тем, что, с целью повы’шения быстродействия, в него введены регистры суммы и переноса, сумматор, входы суммы и переноса которого подключены соответственно через регистры суммы и переноса к соответству ющим выходам блока сумматоров.
SU772551994A 1977-12-06 1977-12-06 Устройство для возведения в квадрат многоразрядных двоичных чисел 1 SU758144A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772551994A SU758144A1 (ru) 1977-12-06 1977-12-06 Устройство для возведения в квадрат многоразрядных двоичных чисел 1

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772551994A SU758144A1 (ru) 1977-12-06 1977-12-06 Устройство для возведения в квадрат многоразрядных двоичных чисел 1

Publications (1)

Publication Number Publication Date
SU758144A1 true SU758144A1 (ru) 1980-08-23

Family

ID=20736725

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772551994A SU758144A1 (ru) 1977-12-06 1977-12-06 Устройство для возведения в квадрат многоразрядных двоичных чисел 1

Country Status (1)

Country Link
SU (1) SU758144A1 (ru)

Similar Documents

Publication Publication Date Title
JPH02293929A (ja) デジタルシステム乗算の方法及び装置
SU758144A1 (ru) Устройство для возведения в квадрат многоразрядных двоичных чисел 1
US3373269A (en) Binary to decimal conversion method and apparatus
US4458327A (en) Prime or relatively prime radix data processing system
SU1024909A1 (ru) Множительное устройство
SU363119A1 (ru) Регистр сдвига
De et al. Fast parallel multiplication using redundant quarternary number system
SU842800A1 (ru) Матричное устройство дл умножени
RU1790782C (ru) Устройство дл воспроизведени корней
SU703817A1 (ru) Контролируемый параллельный сумматор
SU877528A1 (ru) Устройство дл вычислени квадратного корн из суммы квадратов двух п-разр дных чисел
Lee et al. On the augmented data manipulator network in SIMD environments
SU482739A1 (ru) Накапливающий сумматор
SU148965A1 (ru) Арифметическое устройство цифрового дифференциального анализатора
SU898425A1 (ru) Устройство дл делени
SU1119006A1 (ru) Устройство дл делени чисел
SU1111153A1 (ru) Устройство дл умножени @ -разр дных чисел
SU955038A1 (ru) Устройство дл выполнени операций умножени и делени
SU752332A1 (ru) Устройство дл вычислени функции
SU911521A1 (ru) Устройство дл получени квадратичной зависимости
SU822174A1 (ru) Преобразователь пр мого двоично- дЕС ТичНОгО КОдА B дОпОлНиТЕльНыйдВОичНО-дЕС ТичНый КОд
SU1254471A1 (ru) Матричное устройство дл умножени чисел по модулю 2 @ -1
SU754412A1 (ru) Устройство для умножения 1
RU1786484C (ru) Универсальное суммирующее устройство
SU1141401A1 (ru) Устройство дл вычислени разности двух чисел