RU1790782C - Устройство дл воспроизведени корней - Google Patents
Устройство дл воспроизведени корнейInfo
- Publication number
- RU1790782C RU1790782C SU904797731A SU4797731A RU1790782C RU 1790782 C RU1790782 C RU 1790782C SU 904797731 A SU904797731 A SU 904797731A SU 4797731 A SU4797731 A SU 4797731A RU 1790782 C RU1790782 C RU 1790782C
- Authority
- RU
- Russia
- Prior art keywords
- argument
- register
- outputs
- decoder
- memory
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении высокопроизводительных специализированных ЭВМ, Целью изобретени вл етс расширение класса решаемых задач за счет возможности воспроизведени корней степени m выше п той. Устройство содержит два регистра, дешифратор и блоки пам ти. Быстродействие определ етс временем срабатывани дешифратора и выборки информации из блока пам ти. Вычисление значени корн имеет минимальную погрешность , определ емую длиной разр дной сетки выходного регистра. 1 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано при построении высокопроизводительных специализированных ЭВМ и систем.
Известно устройство дл извлечени корн m-й степени, содержащее два регистра , три сумматора, два блока умножени , коммутатор, схему сравнени , блок синхронизации , блок возведени в степень, блок формировани коэффициента, блок вычислени начального приближени , два блока нормализации.
Недостатками устройства вл ютс сложность структуры и недостаточно высокие быстродействие и точность.
Известно устройство дл вычислени корн N-й степени, содержащее три регистра , три блока пам ти, два умножител , два сумматора, два шифратора, коммутатор , блок управлени , блок выравнивани .
ё
Недостатками устройства вл ютс невысокие быстродействие и точность, а также сложность структуры.
Наиболее близким по технической сущности к за вл емому устройству вл етс устройство дл вычислени корн , содержащее семь регистров, четыре блока пам ти, три триггера, умножитель, сумматор.
Однако это устройство вычисл ет толь- .
Целью изобретени вл етс расширение класса решаемых задач за счет возможности воспроизведени корней степени m выше п той.
Поставленна цель достигаетс тем, что из известного устройства исключаютс п ть регистров, три триггера, умножитель и сумматор , но дополнительно вводитс дешифратор и (п -а - 3) блоков пам ти, где п разр дность аргумента функции а равVI Ю
О vJ 00
to
CJ
m
(1+г-т-тг ), если оно целое, в
ночислУ-т-Т Чп2 противном случае равно целой части этого числа, увеличенной на единицу; г- показатель абсолютной предельной погрешности 2-г требуемой точности вычислени корней, причем (п - а) старших разр дов выходы регистра аргумента подключены к (п - а) входам дешифратора, каждый из (п - а+ 1) выходов которого соединен с входом разрешени выборки, а кажда из (п - «+1) групп выходных разр дов регистра аргумента - с адресными входами одного из (п - а+ 1) блоков пам ти, выходы которых соединены с входами соответствующих разр дов регистра результата.
За вл емое устройство имеет р д существенных отличий от прототипа; 1) в нем отсутствуют вычислительные и логические операции, следовательно, блоки, которые их выполн ют; 2) оно имеет более высокое быстродействие, определ емое временем срабатывани дешифратора и временем выборки информации из блока пам ти; 3) воспроизведение значений , х 1,2, ...,2п-1,
имеет минимальную погрешность, определ емую длиной разр дной сетки выходного регистра.
Математическое решение поставленной задачи заключаетс в следующем. Функци (m 1 - натуральное число) в
промежутке 0, + оо ) монотонно возрастает , причем с увеличением аргумента про- цесс возрастани замедл етс . Так как j
(1 +t)m -1 - t, 1,то 4 m
о йг+тг-Јг 7х- ((1-f-5r0
(1), приближенные значени и х + ,
вз тые с г знаками после зап той в двоичной записи, могут быть одинаковыми. Кроме того, в силу замедлени процесса возрастани функции J, с увеличением аргумента
число таких одинаковых значений функции также увеличиваетс .
Полага h 2k в соотношени х (1) и (2), получаем
(3)
15
при
X
,k +i
m
(4)
Нетрудно проверить, что при
к
- (п - 1)(т - 1) Inm
т
+ W r ®
права часть соотношени (4) равна . Обозначим через s целую часть правой
части равенства (5), через 2a(k r m) 1° наименьшее из всех чисел вида 2 , где д- натуральное число, не меньших правой части неравенства (4), т.е.
y(k,r,m) при целом .гл), y(k,r,m)-(-1 при нецелому (k,r,m),
m
Inm
/I Ml /ii III
rAey(k,r,m)rrT(.
Заметим, что «1 равно числу а , определенному раньше. Так как
тхт
,6 0 h х.
т
Следовательно,если
х
m
m - 1
0)
ТО
(2)
Неравенство (2) показывает, что при значени х х, удовлетвор ющих соотношению
«к 2
k + r m - 1
m
то при х 2 ( 0, 1, 2, ..., s) выполн етс
неравенство (3).
В зависимости от самого старшего разр да, занимаемого первой слева значащей цифрой, значени аргумента х 1ixi-ixi-2,..x2xi в двоичной записи (индекс
указывает номер разр да цифры) из всех рассматриваемых значений аргумента х 1, 2, 3, ..., 2п-1, выделим следующие классы чисел видов:
0) 11, 12X1, 13X2X1, 14X3X2X1, ..., 1 «1X011 -1 Х«1-2 ... ХЗХ2Х1,
1) 1«i+ixai x 0:1-1... хзхахо,
2) 10:1+2x0:1+1x0:1 ... хзхаОт,
«2 - «1 ) 1(22 X «2-1X0:2 -2 ...ХЗХ201, 02 -«1 +1) 1а2+1ХО:2 Х«2-1 X3020l,
«2 -«1+2) 102 +2Ха2+1Ха2 Х30201,
«3 -«1) 1G3 X03-1X03-2 ... X3020l,
OS -0:1+1) 1G5+1X05 XO5-1 ... ... Xs+lOsOs-1 ...0201, OB - ai+2) 1OS+2 XQ5+1XG5 ... ... Xs+lOsOs-1 ... 0201,
П -ai ) 1nXn-1Xn-2 ...Xs+lOsOs-1 ... 0201,
где Xj - принимает значени О или 1.
Так как при х 2ak (к 0, 1, 2, ..., s) выполн етс неравенство (3), то разность
между значени ми функции соседних значений аргумента Дг вз тых внутри каждого класса 1 - (п - ои) и на границе смежных классов из классов 0 - (n -o:i), не больше . Возьмем значение аргумента х р между числами и/% . Тогда, в
силу возрастани функции в промежутке 0, + °°), имеем
vp
yp
(6)
Значение функции JfeT, представленное в двоичной форме, округлим с избытком , оставив лишь г знаков после зап той. Обозначим через Ј абсолютную ошибку этого округлени . Очевидно, что 0 Ј . На основании соотношени (6) находим
() отсюда
I р- - ( + Ј) I гтах{Ј, - Ј)} 2 г
0
5
0
5
0
5
0
5
0
5
Последнее соотношение показывает, что если вместо значени Jfe приближенно возьмем значение Jte с г знаками после
зап той в двоичной записи, округленное с избытком, то абсолютна погрешность будет меньше .
Таким образом, дл вычислени значений функции $х(х 1, 2, ..., 2п-1)с абсолютной предельной погрешностью достаточно иметь значени этой функции, вз тые с г знаками после зап той в двоичной форме дл значений аргумента из классов О.,.(п -щ и округленные об зательно с избытком дл значений аргумента из классов 1...(n -ai). Это означает, что в качестве адресного пространства можно вз ть представление n-разр дным двоичным кодом значений аргумента из классов О...(п -ом) и процесс нахождени значений функции
J можно реализовать по функциональной
схеме, изображенной на чертеже.
Согласно этой схеме устройство содержит регистр 1 аргумента, дешифратор 2, (п - ОМ+ 1) блоков 3 пам ти ( а а) и выходной регистр 4 (результата).
Значени функции fc с заданной точностью 2-г предварительно вычислены и записаны в виде таблицы в блоки пам ти. С целью экономии пам ти в блоки пам ти Зо Зп -«1 занесены только значени
дл значений х, принадлежащих соответственно классам 0 - (п - о/|), вз тые с г знаками после зап той в двоичной форме (округление с избытком дл значений аргумента из классов 1 - (п - а-). В частности объем ПЗУ при m 5, г 8, п 30 уменьшаетс примерно 38130 раз по сравнению с непосредственным табличным воспроизведением .
Устройство работает следующим образом .
В исходном состо нии в регистр 1 аргумента заноситс значение аргумента х XnXn-1 ...X2X1 длиной в п двоичных разр дов. Затем старшие разр ды от(«1+1) до п включительно значени аргумента подаютс на (n -ai) входов дешифратора 2, в котором запрограммировано (п - ои+ 1) входных комбинаций:
0) OnOn-lOn-2 ... Oat+30 7l+20 (71+1,
1) OnOn-iOn-2 ... 0 a:i+30o:i+2lai+i,
2) OnOn-lOn-2 ... 0«1+з1 Т|+2 -,
3)OnOn-lOn-2... 1«1+3--,
n -ai- 1)0n1n-i -...--- n-«0 1n- - ...
где индекс у 0 или 1 указывает на номер разр да в коде значени аргумента в пор дке возрастани их веса, а почерк-на безразличное значение соответствующего бита.
По вление каждой комбинации вызывает сигнал на выходе дешифратора, номер которого соответствует позиции 1, или отсутствие ее во входном коде. Сигнал с выхода дешифратора поступает на управл ющий
Claims (1)
- Формула изобретени Устройство дл воспроизведени корней , содержащее регистр аргумента, выходной регистр и четыре блока пам ти, отличающеес тем, что, с целью расширени класса решаемых задач за счет возможности воспроизведени корней степени (т) выше п той, в него введены дешифратор и (п - о.- 3) блоков пам ти, где п - разр дность m /,i , „ lnmаргумента, о: П + г Тп ), если оноцелое, в противном случае а - о + 1,г- повход разрешени выборки соответствующего блока посто нной пам ти. Входным комбинаци м 0 - (п -сщ) соответствуют блоки Зо-Зп - «ч пам ти. В каждый из блоков 3i- Зп -ом ввод тс только те следующие за первой слева значащей цифрой знаки xj значени аргумента с выхода регистра 1, которые определ ют значени записанныев этот блок , а в блок 30 ввод тс младшие разр ды от 1 до а . Эти знаки используютс в качестве адреса. Выбранное значениеyfc из блока пам ти поступает в регистр 4 значений функции tyj.казатель абсолютной предельной погрешности требуемой точности воспроизведени корней, причем выходы (п -а) старших разр дов регистра аргумента подключены к (п -а) входам дешифратора, (п -а+1) выходовкоторого соединены с информационными входами соответствующих блоков пам ти, адресные входы которых подключены к выходам (п -а+ 1) групп разр дов регистра аргумента , а выходы - к соответствующимвходам выходного регистра, выходы которого вл ютс выходами устройства. .Ha,t
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904797731A RU1790782C (ru) | 1990-02-28 | 1990-02-28 | Устройство дл воспроизведени корней |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904797731A RU1790782C (ru) | 1990-02-28 | 1990-02-28 | Устройство дл воспроизведени корней |
Publications (1)
Publication Number | Publication Date |
---|---|
RU1790782C true RU1790782C (ru) | 1993-01-23 |
Family
ID=21499553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904797731A RU1790782C (ru) | 1990-02-28 | 1990-02-28 | Устройство дл воспроизведени корней |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU1790782C (ru) |
-
1990
- 1990-02-28 RU SU904797731A patent/RU1790782C/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1474644,кл. G 06 F 7/552, 1989. Авторское свидетельство СССР № 1381494,кл. G 06 F 7/552, 1988. Авторское свидетельство СССР № 1339556,кл. G 06 F 7/552, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5184318A (en) | Rectangular array signed digit multiplier | |
CN104679720A (zh) | 一种实现fft的运算方法 | |
CN104679719A (zh) | 一种基于fpga的浮点运算方法 | |
US5144576A (en) | Signed digit multiplier | |
US4164022A (en) | Electronic digital arctangent computational apparatus | |
US4545028A (en) | Partial product accumulation in high performance multipliers | |
RU1790782C (ru) | Устройство дл воспроизведени корней | |
Buell et al. | A multiprecise integer arithmetic package | |
SE429080B (sv) | Digital filteranordning for olikformigt kvantiserade pulskodmodulerade signaler | |
US3973243A (en) | Digital image processor | |
US5379244A (en) | Small-sized, low power consumption multiplication processing device with a rounding recoding circuit for performing high speed iterative multiplication | |
GB1476603A (en) | Digital multipliers | |
Dunham | Feasibility of “perfect” function evaluation | |
RU2755734C1 (ru) | Устройство для умножения чисел по произвольному модулю | |
SU1024909A1 (ru) | Множительное устройство | |
SU907545A1 (ru) | Устройство дл вычислени тригонометрических функций тангенса и котангенса | |
PETRY et al. | Division techniques for integers of the form 2n±1 | |
SU1809438A1 (en) | Divider | |
SU1660054A1 (ru) | Зaпomиhaющee уctpoйctbo c koppekциeй moдульhыx oшибok | |
SU1756887A1 (ru) | Устройство дл делени чисел в модул рной системе счислени | |
SU758144A1 (ru) | Устройство для возведения в квадрат многоразрядных двоичных чисел 1 | |
SU448459A1 (ru) | Цифровое устройство дл логарифмировани двоичных чисел | |
SU703817A1 (ru) | Контролируемый параллельный сумматор | |
SU1411742A1 (ru) | Устройство дл сложени и вычитани чисел с плавающей зап той | |
SU1141401A1 (ru) | Устройство дл вычислени разности двух чисел |