SU1411742A1

SU1411742A1 - Устройство дл сложени и вычитани чисел с плавающей зап той

Info

Publication number: SU1411742A1
Application number: SU864107826A
Authority: SU
Inventors: Андрей Алексеевич Коляда; Михаил Юрьевич Селянинов
Original assignee: Научно-исследовательский институт прикладных физических проблем им.А.Н.Севченко
Priority date: 1986-06-13
Filing date: 1986-06-13
Publication date: 1988-07-23

Abstract

Изобретение относитс к вычислительной технике и предназначено дл использовани в арифметических устройствах с плавающей зап той, функционирующих в модул рной системе счислени .. Целью изобретени вл етс расширение области применени за счет работы в модул рной системе счислени . Поставленна цель достигаетс тем, что устройство дл сложени и вычитани чисел с плавающей зап той , содержащее регистры 12 и 13 пор дков первого и второго операндов, регистры 14 и 15 мантисс первого и второго операндов, блок 11 формировани Д9полнительного кода, вспомогательный регистр 26, вычитатель 23 пор дков , блок 25 масштабировани , блок 21 модульных сумматоров, блок 31 сдвига, формирователь 34 пор дка результата , элементы 22 и 24 задержкиj блок 29 форшгровани признака аддитивного переполнени J блок 37 модульного умножени , блоки 17-20 мультиплексоров и блок 33 анализа полиадического кода, содержит блок 9 синхронизации , блок 10 элементов запрета схему 16 сравнени , блоки 27 и 36 мультиплексоров , формирователь 28 интегральных характеристик модул рного кода, блок 30 вычислени интервального индекса числа, формирователь 38 номера нормирующего коэффициента, блок 35 задержки, элемент 32 задержки с соответствующими св з ми. 5 ил, ,„- „vJf 5 W « tasGib , HsJ, CICrCAW

Description

Изобретение относитс к вычислительной технике и предназначено дл использовани в арифметических .устройствах с плавающей зап той, функционирующих в модул рной системе счислени - .

Цель изобретени - расширение области применени Sa счет работы в модул рной системе счислени . 1

На фиг. 1 представлена схема устройства дл сложени и вычитани чисе с плавающей зап той; на фиг, 2 - схема блока синхронизации; на фиг. 3 - схема блока анализа полиадического кода; на фиг. 4 - временна диаграмма работы блока синхронизации (дл ); на фиг. 5 - временна диаграм- ма работы устройства (дл ),.

Устройство содержит вход 1 запуска вход 2 вида операции, установочный 3 и тактовый 4 входы, входы 5 и 6 мантисс первого и второго операндов соответственно, входы 7 и 8 пор дков первого и второго операндов соответственно , блок 9 синхронизации, блок 10 элементов запрета, блок 11 формировани дополнительного кода, регистры 12 и 13 пор дков первого и второ- го операндов, соответственно, регистра 14 и 5 мантисс первого и второго операндов соответственно,, схему 16 сравнени , блок 17-20 мультиплексоров , блок 21 модульнь х сумматоров, первый элемент 22 задержки, вычита- тель 23 пор дков, второй элемент 24 задержки, блок 25 масштабировани , чисел, вспомогательньй регистр 26, блок 27 мультиплексоров, формирова- тель 28 интегральных хар актеристик модул рного кода, блок 29 формировани признака аддитивного переполнени блок 30 вычислени интервального ин- декс.а числа, блок 31 сдвига, третий элемент 32 задержки, блок 33 анализа полиадического кода, формирователь 34 пор дка результата, блок 35 задержки , блок 36 мультиплексоров, бло 37 модульного умножени , формирователь 38 номера нормирующего коэффициента , выход 39 готовности, выход 40 окончани работы, выход 41 пор дка результата, выход 42 переполнени , знаковый выход 43 и выход 44 мантис- сы результата.

Блок 9 синхронизации (фиг. 2) со- держит первьш триггер 45, регистр 46 сдвига разр дности (2Т+1 Обит

Q

5 0

5 0 5 0 g

(, к - число оснований системы счислени ), элементы И 47 и ИЛИ 48, второй триггер 49. Нулевой вход второго триггера 49 и второй вход элемента И 47 объединены и подключены к входу запуска блока 9 синхронизации , вход режима которого соединен с единичным входом первого триггера 45. Выход первого триггера

45соединен с первым входом элемента . И 47. Второй вход элемента ИЛИ 48, вход младщего разр да регистра

46сдвига и нулевой вход первого триггера 45 объединен, и подключены к входу установки блока 9.

Первый вход элемента ИЛИ 48 подключен к выходу первЪго разр да регистра 46 сдвига. Единичный вход второго триггера 49 соединен с выходом элемента ИЛИ 48, а вход управлени сдвигом регистра 46 сдвига - с тактовым входом блока 9, Выход элемента И 47, выходы (2Т+5)-го и (Т+6)-го разр дов регистра 46 сдвига, выход второго триггера 49 и выход (2Т+10)-го разр да регистра 46 сдвига вл ютс соответственно выходами с.первого по п тьй блока 9 синхронизации.

Блок 33 анализа полиадического кода (фиг. 3) содержит элементы ИЛИ 50.1-50.К, И 51.1-51.К-1, шифратор 52 и группу 53 мультиплексоров.

Формирователь 28 интегральных характеристик модул рного кода вл етс известным устройством конвейерного типа .3J, быстродействие которого составл ет (Т+) такт при пропускной способности одна операци в один такт.

Блок 31 сдвига осуществл ет деление входного числа на два и представл ет собой известное устройство дн масщтабировани чисел t2,

Третий элемент 32 заде р;жкй представл ет собой цепочку из (Т+З) последовательно соединенных регистров.

Формирователь 38 номера нормирующего коэффициента реализуетс на основе посто нного запоминающего устройства . В его пам ть по адресу Х+

0 1п&,

+2 записываетс константа

-i:.-J5zLn М)

-L LJ-ogsl X

где S - основание характеристики (S

-2,4,8,16).; XelO,l,.,.,

обозначение ближайщего к действительному целого числа.

3

Блок 37 модульного умлизуетс с помощью постонающих устройств, в 1-е ( ,2,.. . ,К)«по адресу писываетс константа

У|Нх,-5. 1

),

x.,l,...,nii-li, ,i,...,K

Схема 16 сравнени на своем выходе вырабатывает единичный сигнал, если Х7У, где X и У- - величины, подающиес соответственно на первый и второй входы схемы 16 сравнени ,.

Первый элемент 22 задержки предстл ет собой цепочку из (2Т+9) последовательно соединенных регистров, вход первого из которых вл етс входом, а вькод последнего - выходом первого элемента 22 задержки.

Второй элемент 24 задержки представл ет собой цепочку из (Т+3) последовательно соединенных регистров.

Блок 25 масштабировани чисел пре ставл ет собой известное устройство конвейерного типа 2, быстродействие которого составл ет такто при пропускной способности одна операци масштабировани в один такт. Блок 25 масштабировани чисел осуществл ет деление входного числа AeD, заданного модул рным кодом, на константу Sjj где 1 - номер масштаба. Результатом указанной операции вл етс модул рный код числа Aj, вл ющегос некоторым приближением величины A/S р,

D -тМ|,.,,..,1пМ.,-1),

где m р...,m - основани модул рной

системы счислени , вл ющие попарно простыми числами; - вспомогательный модуль, выбираемый из условий mi.7/2m+

1 , f-i К:-2; m7, К-1 т,

Блок 30 вычислени интервального индекса числа служит дл определени по модул рному коду (с/, ,... ,о(ц) числа А машинного интервального индекса по формуле

к-1 (м. -of.imiuHri- ;

(2)

tт ..

,.тк где ..Ут ;.

Блок 30 реализован так, как это описано в t П,.

Блок 29 формировани признака аддитивного переполнени определ ет величину реализован и работает так, как это описано 4.Блок 35 задержки состоит из двух элементов задержки на два и один такт соответственно. Вход и выход первого из элементов задержки вл ютс соответственно первыми входом к выходом блока 35 задержки. Вход и выход второго элемента задержки вл ютс соответственно вторыми входом и выходом блока 35 задержки.

Формирователь 34 пор дка результата реализуетс на основе посто нного запоминающего устройства. В его пам ть по адресу

.l4c..

записываетс набор констант i f , Q7,

.-ii где V

если О) 1; если U)0,

v -i ,

- г 1 J если -fi -q, il.

to, если

-д зо

с

{-4i 1 - диапазон изменени пор дков операндов.

Устройство осуществл ет алгебраическое сложение (сложение или вычитание ) чисел (a)s v{a), (Ъ), kj(b) j представленных в форме с плавающей зап той, где и(а)А/М (Ъ). ВА1 - мантиссы, (а) и ){Ъ) - пор дки операндов а и Ъ соответственно, 40 .,.

, Устройство работает следующим образом .

Дл определенности допустим, что (а.}т(ъ , По сигналу, подаваемому с установочного входа 3 в блок 9 синхронизации , в младший разр д регистра 46 сдвига записываетс единица второй триггер 49 посредством злемента ИЛИ 48 устанавливаетс в единичное состо ние, а первый триггер 45 - в нулевое состо ние (фиг. 2)з тем самым устройство приводитс в исходное рабочее состо ние. Когда Г вида операции , подлежаш 1й вьшолнению, с входа 2 устройства подаетс на единичный вход первого триггера 45, который ус- танавливаетс в единичное состо ние.

Если , то по сигналу, подаваемому со входа 1 запуска на управл ю45

50

55

5lA

щкй вход блока 10 элементов запрета; управл ющие входы приема кода регистра 14 мантиссы первого операнда, регистра 12 пор дка первого операнр,а, регистра 13 пор дка второго операнда и в блоке 9 синхронизац 1И на второй вход элемента И 47 в нулевой вход второго триггера 49, второй триггер 49 обнул етс , на первом выходе бхю- ка 9 синхронизации вырабатываетс сигнал 6,lj подаваемый на управл ющий вход приема кода регистра 15 мантиссЬ второго операнда,

В регистры 14 и 15 мантисс первого и второго операндов соответственно с входов 5 и 6 устройства прини- маютс соответственно модул рные коды (с/. J,, , з .к) числител А У антиссы .( а) н (ft. 5.з/Э(,.) числител в мантиссы ({Ъ), в регистр 12 пор дка первого операнда и регистр. 13 пор дка }зторого операнда входов 7 и 8 устройства принима отс двоич1а е коды пор дков --j(a) первого операнда .и, v(b второго операнда соответственно и после этого начинаетс первый такт работы устройства.

На каждом такте работы устройства по сигналуэ подаваемому с тактового входа 4 устройства в блок 9 синхронизации ,. содерждаюе регистра 46 сдвига (фигс, 2) сдзиг аетс на один бит в (сторону старших разр дов, при этом :во второй триггер 49 записываетс единипй посредством элемента ИЛИ 48s когда первый разр д регистра 46 сдви- т а принимает единичное значение.

На первом такте работы устройства модул рный код числа Б с выхода регистра 15 мантиссы второго операнда постзттает на. вход блока 1 1 формировани дополнительного кода, который получает модул рный код числа -В, подаваемый через блок 10 элементов запрета на информационный вход регистра 15 мантиссы второго операнда. Запись числа -В в регистр 15 мантиссы второго операнда происходит лишь -тог- да когда вьшолн емой операцией в р етс вычитание, так как в этом случае на первом выходе. блока 9 синхронизации вырабатываетс сигнал Гтодаваемьш на управл ющий вход приема {кода регистра 15 мантиссы второго one анда; Одновременно с этим содержи- Иые регистров 1.2 и 13 пор дков первого н второго операндов соответственно подаютс соответственно на первый

7426

и второй входы cxet-fci 16 сравнени , на выходе которой формируетс сигнал 6 1.

На втором такте сигнал ( 1 с выхода схемы 16 сравнени подаетс на управл ющие входы блоков 17, 19, 20 и 36 мультиплексоров, в соответствии с чем модул рный код числа А с выхода

регистра 14 мантиссы первого операнда через второй вход блока 9 мультиплексоров поступает во второй элемент 24 задержки, модул рный код числа В (символ означает + или -) с выхо5 да регистра 15 мантиссы второго операнда через второй ин1|)ормационный вход 8 блока 20 мультиплексоров - на первый вход блока 25 масштабировани чисел, содержимое регистра 12 пор дQ ка первого операнда через второй информационный вход блока 17 мультиплексоров - на вход первого элемента 22 задержки и первый вход вычитател 23 пор дков, содержимое регистра 13 по5 р дка второго операнда через второй информационный вход блока 36 мультиплексоров - на второй вход вычитател 23 пор дков, на выходе которого сформируетс величина V л(а)-v4 b) , пере0 дающа с на второй вход блока 25 масштабировани чисел, где со следующего такта начинаетс масщтабирование числа В на константу S.

На (Т+б)-м такте работы устройства

j.. модул рные коды чисел А с выхода второго элемента 24 задержки и В с выхода блока 25 масштабировани чисел поступают соответственно на второй и первый входы блока 2I модульных сумп маторов, который находит модул рный код.числа , передающийс во вспомогательный регистр 26, Так как на данном такте на управл ющий вход блока 27 мультиплексоров с третьего выхода блока 9 синхронизации подаетс сигнал (), то модул рньш код числа с выхода блока 25 масштабировани чисел через первый информационный вход блока 27 мультиплексоров передаетс в блок 30 вычислени интер - вального индекса числа, где в течение очередных Т тактов, счита текущий, в соответствии с (2) вычисл етс машинный интервальный индекс l ( В) числа .

На (Т+7)-м такте работы на управл ющий вход блока 27 мультиплексоров с третьего выхода блока 9 синхронизации подаетс / сигнал , 1, поэтому мо5

0

5

114

дул рный код числа А с выхода второго элемента 24 задержки через второй информационный вход блока 27 мультиплексоров передаетс в блок 30 вычислени интервального индекса числа дл вычислени машинного интервального индекса Т(А) числа, модул рный код числа С с выхода вспомогательного регистра 26 подаетс на вход формировател 28 интегральных характеристик модул рного КОД4, который начинает вычисление поправки Амербаева б(С) и коэффициентов симметрического полиадического кода числа С. Одновременно с этим на (Т+7)-м такте модул рные коды числа А с выхода второго элемента 24 задержки и В с выхода блока 25 масштабировани чисел подаютс соответственно на первый и второй информационные входы блока 29 формирова- ни признака аддитивного переполнени , который начинает формирование величины 51.

На (Т+8)-м такте модул рный код С с выхода вспомогательного регистра 26 передаетс на входы блока 31 сдвига и третьего элемента 32 задержки. . Блок 31 сдвига начинает вычисление числа с 1с/21.

На (2Т+6)-м такте работы устрой- ства с второго выхода блока 9 синхронизации на управл ющий вход блока 29 формировани признака аддитивного переполнени подаетс сигнал 6j 1, благодар чему величина Я сформированна в данном блоке, суммируетс с величиной l( в) , поступившей через третий информационный вход блока 29 формировани признака аддитивного переполнени с выхода блока 30 вычислени интервального индекса числа и получаетс вычет Я+1(В) .

На (2Т+7)-м такте работы устройства с второго выхода блока 9 синхронизации на управл ющий вход блока 29 формировани признака аддитивного переполнени передаетс сигнал ,, благодар чему полученный вычет суммируетс в данном блоке с величиной 1(Л), поступившей с выхода блока 30 вычислени интервального индекса числа, и получаетс вычет

1 1Л+1(А)+1(В)|,.

На (2Т+8)-м такте работы устройства формирователь 28 интегральных характеристик модул рного кода завершает формирование поправки Амербае1742

ва и коэффициентов симметрического полиадического кода. При этом поправка Амербаева с выхода формировател 28 интегральных характеристик модул рного кода через четвертый информационный вход подаетс в блок 29 формировани признака аддитивного переполнени , гд по ней и вычету l формируетс признак аддитивного переполнени fl , который передаетс с выхода.блока 29 формировани признака аддитивного переполнени на первый вход блока 35 задержки..

5

0

5

0

5

На (2Т+9)-м такте работы устройства коэффициенты симметрического полиадического кода с выходов формировател 28 интегральных характеристик модул рного кода подаютс на входы блока 33 анализа полиадического кода, KOTopbrfi на первом и втором своих выходах формирует старший ненулевой коэффициент симметрического полиадического кода Х| и его номер 1 соответственно , при этом знаковый (старший) бит коэффициента Х-р передаетс на второй вход блока 35 задержки, а чис ла Xр и 1 соответственно получают на первый и второй входы формировател 38 номера нормирующего коэффициента, который на (2Т+10)-м такте работы устройства на своем выходе формирует величину l (см. (1)).

На заключительном (2Т+11)-м такте величина )(а) с выхода первого элемента 22 задержки поступает на перг . вый вход формировател 34 пор дка ре- зультата, на второй и третий входы

Q которого/поступают соответственно величины 1 с выхода формировател 38 номера нормирующего коэффициента и ЯслС первого выхода блока 35 задержки. Кроме того, величина l с вьпсода форg мировател 38 номера нормирующего коэффициента подаетс на второй вход блока 37 модульного умножени , на первый вход которого с выхода тре- тьега элемента 32 задержки поступает

Q величина С. Блок 37 модульного умножени находит модул рный код величиЛ р1

ны , который поступает на первый информационный вход блока 18 мультиплексоров, на 1второй информа- g ционный вход которого с выхода блока 31 сдвига подаетс величина С с/2. На управл ющий вход блока 18 мультиплексоров подаетс сигнал Л.с,дС первого выхода блока 35 задержки.

В зависимости от значени величины SI., на первом выходе формировател 34

ил

лор даа результата и выходе блока 18 мультиплексоров формируютс соответствующие значени пор дка результата и числител нормализованной мантиссы результата, Еспи , на вь1ходе 44 мантиссы-результата и выходе 41 пор дка результата устройства, полу- чают соответственно величины Сд и л)(а) + 1, а при 0 - величины С и Да)-1 , ,

На BtopOM выходе формировател 34 пор дка результата формируетс при- знак переполнени , который может быть считан посредством выхода 42 переполнени устройства.На знаковый выход . 43 с второго выхода блока 35 задержк

.передаетс знак результата, а на выкода 40 по вл етс сигнал окончани

.операции сложени чисел.

На выходе 39 гото вности единица по вл етс на втором такте. Это озрегистра мантиссы второго-операнда, входы пор дков первого и второго операндов устройства соединены соответственно с информационными входами регистров пор дка первого и второго операндов, входы разрешени приема которых объединены и соединены с входом разрешени приема регистра мантиссы первого операнда и с входом запуска устройства, выходы регистров пор дка второго и первого операндов соединены соответственно с первым и вторым информационными входами первого блока мультиплексоров, выход которого соединен с входом первого элемента задержки, выход которого соединен с первым входом формировател пор дка результата, выход пор дка -которого вл етс выходом пор дка результата устройства,- выходы блока модульного умножени и блока сдвига соединены соответственно с первым и вторым информационными -входами второго блока

начает, ч-го, начина с указанного мо- 25 мультиплексоров, вьгкод которого вл мента времени,в устройстве может быть инициирована; нова операци сложени чисел. Таким образом, при работе устройства в услови х максимальной загрузки его пропускна способность составл ет одну операцию не более чем в два такта,.

Claims

Формула изобретени

Устройство дл сложени и вычитани чисел с плавающей зап той, содержащее регистр мантиссы первого операнда, регистр мантиссы второго операнда, регистр пор дка первого операнда, регистр пор дка второго операнда, блок формировани дополнительного кода, вспомогательный регистр , вычитатель пор дков, блок масштабировани чисел, блок модульных сумматоров, блок сдвига, блок формировани признака аддитивного переполнени , формирователь пор дка результата , два элемента задержки, блок модульного умножени , четыре блока мультиплексоров и блок анализа полиадического кода, содержащий К (К - количество оснований системы счислени ) элементов ИЛИ, К-1 элемент И и шифратор, причем входы мантисс первого и второго операндов устройства соединены соответственно с информационным входом регистра мантиссы первого операнда,и с установочным входом

0

5

0

етс выходом мантиссы результата устройства , выход регистра мантиссы второго операнда соединен с входом блока формировани дополнительного кода и с первым информационным входом третье™ го блока мультиплексоров, второй информационный вход которого соединен с выходом регистра мантиссы первого операнда и с первым информационным входом четвертого блока мультиплексо-: ров, второй информационный вход которого соединен с выходом регистра мантиссы второго операнда, выходы четвертого блока мультиплексоров и вычи- тател пор дков соединены соответственно с информационным входом и с входом номера масштаба блока масштабировани , выход третьего блока мультиплексоров соединен с входом вто-

g рого элемента задержки, выход которого соединен с первым информационным входом блока формировани признака аддитивного переполнени и с входом первого слагаемого блока модульных

Q сумматоров, выход которого соединен с входом вспомогательного регистра выход которого соединен с входом бло- ка сдвига, выход блока масштабировани чисел соединен с вторым информаg ционным входом блока формировани

признака аддитивного переполнени и . с входом второго слагаемого блока модульных сумматоров, причем в блоке анализа полиадического кода 1-й вход

U

1-гр элемента И (,...,l, ,,.., К-1) соединен с инверсным выходом i-ro элемента ИЛИ, (1+1)-й вход 1-го элемента И соединен с пр мым выходом ()-го элемента ИЛИ, пр мой выход первого элемента ИЛИ и выходы элементов И с первого по (К-1)-й соединены соответственно с входами шифратора,- отличающеес. тем, что, с целью расширени области применени за счет работы в модул рной системе счислени , оно содержит блок синхронизации , блок элементов запрета, схему сравнени , п тый и шестой блоки мультиплексоров, формирователь интегральных характеристик модул рного кода , блок вычислени интервального индекса числа. Формирователь номера нормирующего коэффициента, блок задержки и третий элемент задержки, причем блок анализа полиадического кода дополнительно содержит группу мультиплексоров, причем входы запуска и вида операции устройства, установочный и тактовый входы устройства соединены соответственно с входами запуска, режима, установки и тактовым входом блока синхронизации первый вьгход которого соединен с входом разрешени приема регистра мантиссы второго операнда, информационный вход которого соединен с выходом блока элементов запрета, информационный и управл ющий входы которого соединены соответственно с выходом блока формировани дополнительного кода и с входом запуска устройства, выходы регистров пор дка первого и второго операндов соединены соответственно с первым и вторым входами схемы сравнени , вьгход которой соединен с управл ющими входами первого, третьего и четвертого блоков мультипле ксо- ров, выходы блока масштабировани чисел и второго элемента задержки со.е- динены соответственно с первым и вторым информационными входами п того блока мультиплексоров, выход которого соединен с входом блока вычислени интервального индекса числа, выход которого соединен с третьим информационным входом блока формировани признака аддитивного переполнени , вход задани режима которого соединен с вторым выходом блока синхронизации, третий, четвертый и п тый выходы ко21 2

торого соединены соответственно с управл ющим входом п того блока мультиплексоров , с входами готовности и окончани работы устройства, входы уменьшаемого и вычитаемого вычитате- л пор дков соединены соответственно с выходами первого и шестого блоков мультиплексоров, первый и второй информационные и управл ющий вход шестого блока мультиплексоров Соединены соответственно с выходами регистров пор дка первого и второго операндов и с выходом схемы сравнени , выход вспомогательного регистра соединен с входами третьего элемента задержки и формировател интегральных характеристик модул рного кода, выход поправки Амердаева которого сое-

динен с четвертым входом блока формировани признака аддитивного переполнени , выход которого соединен с первым входом блока задержки, выходы коэффициентов полиадического кода формировател интегральных характеристик модул рного кода соединены соответственно с входами элементов ИЛИ блока анализа полиадического кода; вьгход старшего r,шьтиплeкcopa группы которого соединен с вторым входом блока задержки, выходы гультиплексо-- ров группыS кроме старшего, и выход шифратора блока анализа полиадического кода соединены соответственно с

первьш и вторым входами формировател номера нормирующего коэффициента, выход третьего элемента задержки соеди- нен с входом первого сомножител блока модульного умножени , вход второго

сомножител которого соединен с выходом формировател номера нормирующего коэффициента и с вторым входом формировател пор дка результата, выход переполнени которого вл етс

выходом переполнени устройства, первый выход блока задержки соединен с управл юш -1м входом второго блока мультиплексоров и с третьим входом формировател пор дка результата, второй

выход блока задерзйки вл етс знаковым выходом устройства, причем в блоке анализа полиадического кода выход шифратора соединен с управл юш ми входами мультиплексоров группы, информационные входы которых соединены с входами соответствующих элементов ИЛИ.

4.9:2.

Ри,
2.Ъ

1411742

Номера.

тактоб 1 2 3 S 6 1 8 Э Ю п 12 J3 J 5 16 ,17