SU1223249A1 - Арифметическое устройство дл обработки комплексных чисел - Google Patents

Abstract

Изобретение относитс  к автома- тик1е, вычислительной технике, в частности к -решению задач цифровой фильтрации и спектрального анализа. Цель изобретени  - повышение быстродействи , что достигаетс  за счет исключени  схемы умножени  комплексных чисел. В состав устройства вход т шесть регистров, блок суммировани - вычитани , четыре сумматора пор дка, четыре элемента ИСКПЮЧАЩЕЕ ИЛИ и два вычислительных блока, каждый из которых содержит три коммутатора, два узла сдвига, сумматор-вычитатель, сумматор, шифратор и вычитатель. Устройство выполн ет базовую операцию быстрого преобразовани  Фурье - умножение двух комплексных чисел и суммирование полученного произведени  с третьим комплексным числом.1 ил. сл ND to оо s 4 ;о

Description

11

Изобретение относитс  к автоматик и вычислительной технике, в частност к цифровой обработке сигналов,и може быть использовано в устройствах дл  выполнени  цифровой фильтрации.

Цель изобретени  - повышёйиё. быстродействи .

На чертеже представлена функциональна  схема арифметического устройства дл  обработки комплексных чисел выполн ющего базовую операцию быстрого преобразовани  Фурье (БПФ) - умножение двух комплексных чисел и суммирование полученного произведени с третьим комплексным числом.

Устройство содержит входные регистры 1-6, элементы ИСКЛЮЧАКШЩЕ ШШ 7, сумматоры 8 пор дка, вычислительные блоки 9, вычитатель 10 пор дков, коммутатор 11 большего пор дка, коммутаторы 12 и 13 меньшего и. большего числа, узел 14 сдвига, сумматор-вычи- татель 15, узел 16 нормализации, узел 17 сдвига, шифратор 18, сумматор 19, блок 20 суммировани  - вычи

тани , входные шины 21 - 26, шины 27 - 34 мантисс.частичных произведений , шины 35 - 40 комплексных чисел, выходные шины 41-44.

Рассмотрим первую часть базовой операции БПФ - умножение двух комплексных чисел B-W.

Устройство работает следующим

образом.

Информаци  в регистрах представ лена числами с плавающей зап той, т.е. операнды В a+jb и f имеют пор дки Па, Пь, Пр, П. и мантиссы М,,М, Mg, М. Комплексна  весова  функци  W c-t-j d также представлена числом с плавающей зап той, но модуль мантисс действительной и мнимой частей при предварительной обработке делаетс  равньш 1, т.е. в регистрах W (3 и 4) информаци  представлена пор дками действительной и мнимой частей П и П и знаками единичных мантисс.

Таким образом, дл  получени  комплексного произведени  BW(ai-jb)(c-(-jd) (ac-bd) j () не требуетс  выполн ть умножение мантисс Мд Mj,, М J, Mj, М М М хМ

-

b с

а необходимо только выполнит

сложение пор дков , П,+11,

, и сформировать знаки произведений ас, bd., be и ad. Модуль мантиссы произведени  ас равен модулю мантиссы а, так как MC 1, а знак

10

е и т

,  

20

25

30

35

40

45

Зн +3н. Аналогично, модули мантисс остальных частичных произведений bd, be и ad будут равны модул м соответствующих мантисс М, и П. Знаки этих частичных произведений формируютс  группой элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и соответственно равны: ЗнМ ., ЗнМ ЗнМ|+ЗнМ ; ЗнМ(

знм ,-ЗнМр; знм знм з+знМа.

Таким образом, дл  получени  произведени  BW вместо четырех схем умножени  необходимо четыре сумматора пор дков и четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. При этом в св зи с тем,что

J5 комплексна  весова  функци  W представл етс  числом с единичной мантиссой , точность полученного произведени  будет зависеть от количест ва отброшенных цифр в коде мантиссы. Точность полученного произведени  может достигать 20 - 25%, что дл  определенного круга задач при грубой оценке вполне удовлетворительно .

По входам 2 22, 25 и 26 во входные регистры 1, 2 и 5, 6 записываютс  действительные и мнимые части операндов В и А (а, Ь, е, f), представленных числами с плавающей зап той , т.е. в регистре 1 находитс  число а П М, в регистре 2 - число , M|j, в регистре 5 - число е П -Ме,в регистре 6 - число (где П - пор док со знаком; М - мантисса со знаком). В регистоы 3 и 4 с входов 23 и 24 записываютс  действительна  и мнима  часть комплексной весовой функции W (с и d), представленные числами с плавающей зап той и с единичной мантиссой, т.е. в регистр

3 находитс  число гистре 4 - число d П

.с П

Зн

Зн.

с в реd Дл  получени  произведени  BW

(ac-bd)-t-j () пор дки умножаемых чисел складываютс , а мантиссы пера

и d сделаны равными 1, то у частичных произведений ас bd, be, ad модули мантисс равны модул м мантисс операнда В (М и М , а пор дки равны соответствующим суммам пор дков операндов В и W. Знаки мантисс частичных произведений формируютс  группой элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и объедин ютс  с соответствуклцими моду- л ми мантисс в шинах 27, 28, 31 и 32 частичных произведений. Таким образом , на первом сумматоре 8 пор дка получаем пор док произведени  ас

Пк- dn

с

на втором сумматоре по- + П, на третьем сумматоре пор дков Ilj, + П, на V четвертом сумматоре пор дков 11, П + П. В зависимости от знаков пор дки принимаютс  в сумматоры в . пр мом либо в -дополнительном коде. Мантиссы частичных произведений М

р дков П ll

ас и M(.j и соответствующие пор дки по

шинам 27 - 30 поступают в первый вы- числительный блок 9, в котором вычисл етс  действительна  часть произведени  BW ac-bd. Пор дки 11,„и

otC

П. .поступают на вход вычитател  10 bd

пор дков, на выходе которого образуетс  разность пор дков. Код разности  вл етс  управл ющим сигналом дл  узла 14, знак разности  вл етс  управл ющим сигналом дл  коммутаторов 12 меньшего числа, большего числа 13 и большего пор дка 11.

Мантиссы частичных произведений ас и bd поступают на информационные входы коммутаторов 12 и 13. Мантисса меньшего числа пропускаетс  через коммутатор 12 на узел 14, где выполн етс  сдвиг вправо на количество разр дов, соответствующее коду разности пор дков, и поступает на вход сумматора-вычитател  15. На другой вход сумматора-вычитател  15 через коммутатор 13 большего числа поступает мантисса большего числа. На выходе сумматора-вычитател  15 образуетс  промежуточна  ненормализованна  разность ac-bd, котора  может быть в пр мом или в дополнительном коде. В последнем случае она инвертируетс  на выходных преобразовател х , вход щих в состав оборудовани  сумматоров-вычитателей, с учетом

единицы младшего разр да. В суммато- ре-вычитателе 15 формируетс  также значение признака переполнени  П

при сложении мантисс.

Нормализаци  промежуточного ре - зультата при отсутствии переполнени  () осуществл етс  путем сдвига влево на количество разр дов, равное количеству подр д расположенных нулей до первой единицы. В случае пе- р.еполнени  () нормализаци  состои в сдвиге промежуточного результата вправо на один разр д.

Код нормализации формируетс  в шифраторе 18, на вход которого поступает ненормализованный промежуточный .результат. На первых выходах шифра

15

20

30

10

тора формируетс  код разности U , равный количеству подр д расположенных нулей до первой единицы в стар- ших левых разр дах. На вторых выходах образуетс  значение признака П переполнени , равное

{1, если переполнение есть Oj если нет,

Сигналы кода разности и признака переполнени  поступают на управл ющие входы узла 17 и сумматора 19 коррекции пор дка. На информационные входы узла сдвига поступает не- нормализованньш результат ac-bd, а на информационный вход сумматора коррекции пор дка - больший пор док с выхода коммутатора 11 большего пор дка . В зависимости от управл ющих сигналов 4 и П узел сдвига осуществл ет сдвиг ненормализованного результата влево на Д разр дов () или вправо на 1 разр д (), а сумматор 19 добавл ет +1 к пор дку боль 25 шего числа при или вычитает из пор дка большего числа - Л . Пор док и мантисса вычисленной действительной части произведени  BW по шинам 37 и 38 поступают в блок суммировани -вычитани  дл  сложени  с комплексным числом А. Во втором вычислительном блоке 9 аналогично вычисл ютс  пор док и мантисса мнимой части произведени  BW-(dc+ad) и по шинам 39 и 40 поступают на вход блока суммировани  - вычитани  дл  сложени  с комплексным числом А.

35

Claims (1)

1. Формула изобретени 

   Арифметическое устройство дл  обработки комплексных чисел содержащее шесть регистров, информационные входы которых  вл ютс  входами соответственно реальной и мнимой частей первого операнда устройства, реальной и мнимой частей коэффициента устройства , реальной и мнимой частей второго операнда устройства , блок суммировани -вычитани , первый и второй входы которого подключены к выходам соответственно п того и шестого регистров, а первый, второй, третий и четвертый выходы блока суммировани -вычитани   вл ютс  соответственно выходами реальной и мнимой частей суммы устройства , реальной и мнимой частей разности устройства, отличающ е е с   тем, что,с целью повышени  быстродействи , в него введены четыре сумматора пор дка, четыре элемента ИСКЛЮЧАЩЕЕ ИЛИ и два вычислительных блока,- каждый из которы содержит три коммутатора, два узла сдвига, сумматор-вычитатель, сумматор , шифратор и вычитатель, выход которого подключен к управл ющим входам первого, второго, третьего коммутаторов и к входу управлени  сдвига первого узла сдвига, выходы которых подключены соответственно к первому входу сумматора, информационному входу первого узла сдвига, первому и второму входам сумматора-вы- читател , выход которого подключен к информационному входу второго узла сдвига и входу шифратора, первый и второй выходы которого подключены соответственно, первый - к первому разр дному входу управлени  сдвигом второго узла сдвига и второму входу сумматора, а второй - к второму разр дному входу управлени  сдвигом второго узла сдвига и третьему входу сумматора, при этом выход первого регистра соединен с выходами первого и третьего элементов ИСКЛЮЧАЩЕЕ ИЛИ и подключен к первым информационным входам второго и третьего коммутаторов первого и второго вычислительных блоков, первым входам первого и четвертого элементов ИСКЛЮЧАМЦЕЕ ШШ и первым входам первого и четвертого сумматоров пор дка, выход второго регистра и выходы второго и четвертого элементов ИСКЛЮЧАЩЕЕ ШШ

   подключены к вторым информационным входам второго и третьего коммутаторов первого и второго вычислительньпс

   блоков, первым входам второго и третьего элементов ИСКЛЮЧАЩЕЕ ШШ и первым входам второго и третьего сумматоров пор дка, выход третьего регистра подключен к вторым входам

   первого и третьего элементов ИСЮЛО- ЧАЮЩЕЕ ИЛИ и вторым входам первого и третьего Ьумматоров пор дка,выход четвертого регистра подключен к вторым входам второго и четвертого

   элементов ИСКЛЮЧАЩЕЕ ИЛИ и вторым входам второго и четвертого сумматора пор дка, выход первого сумматора пор дка подключен к первому инфор-.. мационному входу первого коммутатора и первому входу вычитател  первого вычислительного блока, второй ин- формационньш вход первого коммутатора и второй вход вычитател  которого подключены к выходу второго сумматора

   пор дка, выход третьего сумматора пор дка подключен к первому информационному входу первого коммутатора второго вычислительного блока и первому входу вычитател  второго вычислительного блока, второй информационный вход первого коммутатора и второй вход вычитател  которого подключены к выходу четвертого сумматора пор дка, выходы сумматоров и вторых

   узлов сдвига первого и второго вы- числительных блоков подключены соответственно к третьему, четвертому, п тому и шестому входам блока суммировани -вычитани 

   jJJ

   36

   fj7 38 39

   26

   2

   Составитель А.Баранов Редактор В.Петраш Техред н.Бонкало Корректор В.Бут га

   Заказ 1.716/53 Тираж 671Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Филиал ШШ Патент, г. Ужгород, ул. Проектна , 4

   20