SU955539A1 - Мажоритарно-резервированное устройство - Google Patents

Мажоритарно-резервированное устройство Download PDF

Info

Publication number
SU955539A1
SU955539A1 SU792773896A SU2773896A SU955539A1 SU 955539 A1 SU955539 A1 SU 955539A1 SU 792773896 A SU792773896 A SU 792773896A SU 2773896 A SU2773896 A SU 2773896A SU 955539 A1 SU955539 A1 SU 955539A1
Authority
SU
USSR - Soviet Union
Prior art keywords
majority
outputs
signals
blocks
elements
Prior art date
Application number
SU792773896A
Other languages
English (en)
Inventor
Андрей Георгиевич Беляев
Владимир Андреевич Исаенко
Вадим Анатольевич Калиничев
Владимир Моисеевич Тафель
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU792773896A priority Critical patent/SU955539A1/ru
Application granted granted Critical
Publication of SU955539A1 publication Critical patent/SU955539A1/ru

Links

Landscapes

  • Hardware Redundancy (AREA)

Description

Изобретение относится к вычислительной технике и может быть использовано для построения систем с высокими показателями надежности и живучести .
Известно мажоритарное резервированное устройство, содержащее мажоритарный элемент, соединенный с резервируемыми блоками, блоки контроля, соединенные с элементами ИЛИ, реверсивный счетчик, соединенный через дешифратор и весовые Датчики с управ-, ляющими входами мажоритарного элемента щ. .. ·
Недостатком известного устройства является пониженная помехоустойчивость, вызванная наличием элементов памяти в счетчике.
Наиболее близкое к предлагаемому устройство для мажоритарного выбора сигналов, содержит мажоритарный элемент, выход которого служит выходом устройства, и блоки контроля [2j.
Недостаток этого устройства обусловливается возможностью появления ложных выходных сигналов при отказах блоков контроля, элементов И, элементов ИЛИ, обусловленной несимметричностью компенсирующих воздейст-
'вий в первой и второй группах входов· мажоритарного элемента. \
Цель изобретения -повышение надежности устройства.
Поставленная цель достигается тем, что в мажоритарно-резервированное устройство, содержащее резервируемые блоки, выходы которых соедине ны с блоками контроля, и мажоритар 'θ ный элемент, введены по яислу резервируемых блоков элементы И и' элементы ИЛИ, выходы резервируемых блоков соединены с первыми входами соответствующих элементов И и ИЛИ, 15 выходы блоков контроля - с вторым входом элемента И и инверсным входом элемента ИЛИ, выходы элементов И и ИЛИ - с соответствующими входами мажоритарного элемента, последний вход которого соединен с шиной логической константы.
На чертеже представлена блок-схема устройства для пятикратного резер25 вирования.
Устройство содержит резервируемые блоки 1-5, блоки 6-10 контроля, элементы И 11-15, элементы ИЛИ 1620, мажоритарный элемент 21, шину
22 логической константы.
I
955539 4
Мажоритарный элемент 21 имеет количество входов.в два раза больше, чем число резервируемых блоков (в случае пятикратного резервирорания числа входов мажоритарного элемента равно^десяти). При отсутствии от- 5 казавших * резервируемых блоков Яа выходах блоков 6-10 контроля присутствуют сигналы логического 0, а на выходах элементов И 11-15 и ИЛИ 16-20 - попарно одинаковые · Ю сигналы, соответствующие сигналам на выходах резервируемых блоков 1-5.
Мажоритарный элемент 21 реализует мажоритарную функцию 6 и 10 над сигналами с выходов элементов Ии и ИЛИ, что соответствует мажоритарной функции Зиэ5 над сигналами резервируемых блоков. Шина 22 логической константы используется только в тем случае, если в качестве мажоритарного элемента 21 Используется стандарт-2® ный элемент с нечетным количеством входов. При этом,, если на шину 22 подается сигнал логического нуля,то в случае равенства количества сигналов логических нулей и единиц с выходов 25 элементов И и ИЛИ 11-20 на выходе мажоритарного элемента присутствует сигнал логического нуля, а если на шину 22 подается сигнал логической единицы - на выходе мажоритарного 30 элемента 21 присутствует сигнал логической единицы.
Устройство работает следующим образом.
При отказе одного из резервируе- 35 мых блоков, например .блока 1, на. выходе блока 6 контроля появляется единичный сигнал, по которому элементом И 11 формируется нулевой, а элементом ИЛИ 16 - единичный сигналы, дд поступающие на выходы мажоритарного элемента 21. '
Подача на выходы' мажоритарного . элемента 21 компенсирующих друг друга сигналов равнозначна отключению 4f. блока 1. В этом случае элементом 21 5 реализуется мажоритарная функция 5 из 8 над сигналами с выходов элементов И и ИЛИ, что соответствует мажоритарной функции 3 из 4 над сигналами с выходов резервируемых блоков. При фиксации отказов двух блоков устройство перестраивается на выполнение мажбритарной функции 4 из 6 над сигналами с выходов элементов И и ИЛИ, что соответствует мажоритарной функции 2 из 3. При трех отказавших блоках сигнал на выходе элемента 21 формируется по совпадению сигналов от двух резервированных блоков, а при четырех отказавшихся блоках - по сигналу с выхода последнего исправного.
Таким образом, предлагаемое устройство обеспечивает отключение от мажоритарного элемента при любом их числе отказавших блоков, причем выбор большинства сигналов всегда производится из совокупности сигналов от исправных резервированных блоков без перестройки мажоритарного элемента.

Claims (2)

  1. Мажоритарный элемент 21 имеет количество входов.в два раза больше чем число резервируемых блоков (в случае п тикратного резервирорани  числа входов мажоритарного элемента равно де.с ти) . При отсутствии отказавших резервируемых блоков На выходах блоков 6-10 контрол  присутствуют сигналы логического О, а на выходах элементов И 11-15 и ИЛИ 16-20 - попарно одинаковые сигналы, соответствующие сигналам на выходах резервируемых блоков 1-5 Мажоритарный элемент 21 реализует мажоритарную функцию б и 10 над сигналами с выходов элементов И и ИЛИ, что соответствует мажоритарной функции Зиз5 над сигналами резервируемых блоков. Шина 22 логической константы используетс  только в том случае, если в качестве мажоритарного элемента 21 используетс  стандарт ный элемент с нечетным количеством входов. При этом.,, если на шину 22 подаетс  сигнал логического нул ,то случае равенства количества сигналов логических нулей и. единиц с выходов элементов И и ИЛИ 11-20 на выходе мажоритарного элемента присутствует сигнал логического нул , а если на шину 22 подаетс  сигнал логической единицы - на выходе мажоритарного элемента 21 присутствует сигнал логи ческой единицы. Устройство работает следующим образом . При отказе одного из резервируемых блоков, например .блока 1, на. выходе блока 6 контрол  по вл етс  единичный сигнал, по которому элемен том И 11 формируетс  нулевой, а элементом ИЛИ 16 - единичный сигналы, поступающие на выходы мажоритарного элемента 21. Подача на выходы мажоритарного , элемента 21 компенсирующих друг друга сигналов равнозначна отключению блока 1. В этом случае элементом 21 реализуетс  мажоритарна  функци  5 из 8 над сигналами с выходов элементов И и ИЛИ, что соответствует мажоритарной функции 3 из 4 над сигналами с выходов резервируемых Олоков i При фиксации отказов двух блоков устройство перестраиваетс  «а выполнение мажбритарной функции 4 из 6 над сигналами с выходов элементов И и ИЛИ, что соответствует мажоритарной функции 2 из 3. При трех отказавших блоках сигнал на выходе элемента 21 формируетс  по совпадению сигналов от двух резервированных блоков, а при четырех отказавшихс  блоках - по сигналу с выхода последнего исправного. Таким образом, преадагаемое устройств .о обеспечивает отключение от мажоритарного элемента при любом их числе отказавших блоков, причем выбор большинства сигналов всегда производитс  из совокупности сигналов от исправных резервированных блоков без перестройки мажоритарного элемента, Формула изобретени  Мажоритарно-резервированное устройство , содержащее резервируемые блоки, выходы которых соединены с блоками контрол , и мажоритарный элемент , отличающеес  тем, что, с целью повышени  надежности, в него введены по числу резервируемых блоков элементы и и элементы ИЛИ, выходы резервируемых блоков соединены с первыми входами соответствующих элементов И и ИЛИ, выходы блоков контрол  - с вторым входом элемента И и инверсным входом элемента ИЛИ, выходы .элементов И и ИЛИ - с соответствующими входами мажоритарного элемента, последний вход которого соединен с шиной логической константы . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №315180, кл., G Об F 11/60, 1970.
  2. 2.Авторское свидетельство СССР .б42889, кл. Н 05 К 10/00, 1976 (прототип ) .
SU792773896A 1979-06-01 1979-06-01 Мажоритарно-резервированное устройство SU955539A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792773896A SU955539A1 (ru) 1979-06-01 1979-06-01 Мажоритарно-резервированное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792773896A SU955539A1 (ru) 1979-06-01 1979-06-01 Мажоритарно-резервированное устройство

Publications (1)

Publication Number Publication Date
SU955539A1 true SU955539A1 (ru) 1982-08-30

Family

ID=20831007

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792773896A SU955539A1 (ru) 1979-06-01 1979-06-01 Мажоритарно-резервированное устройство

Country Status (1)

Country Link
SU (1) SU955539A1 (ru)

Similar Documents

Publication Publication Date Title
US4015246A (en) Synchronous fault tolerant multi-processor system
US4415973A (en) Array processor with stand-by for replacing failed section
GB1400631A (en) Programme controlled data processing systems
US5440724A (en) Central processing unit using dual basic processing units and combined result bus and incorporating means for obtaining access to internal BPU test signals
SU955539A1 (ru) Мажоритарно-резервированное устройство
US4048482A (en) Arrangement for controlling a signal switching system and a method for using this arrangement
SU1156273A1 (ru) Трехканальна резервированна вычислительна система
SU618875A1 (ru) Трехканальное резервированное устройство
US5422837A (en) Apparatus for detecting differences between double precision results produced by dual processing units operating in parallel
SU637816A1 (ru) Резервированное трехканальное устройство
SU424120A1 (ru) Устройство для контроля дублированных систем управления
SU478310A1 (ru) Резервированное устройство
KR970004892B1 (ko) 통신 버스를 이중화하는 장치
SU690665A1 (ru) Устройство дл мажоритарного выбора сигналов
SU798847A1 (ru) Адаптивное многоканальное резервиро-BAHHOE уСТРОйСТВО
SU744589A1 (ru) Вычислительна структура
SU868768A1 (ru) Система дл решени задач математической физики
SU1032602A1 (ru) Трехканальное резервированное устройство
US5515529A (en) Central processor with duplicate basic processing units employing multiplexed data signals to reduce inter-unit conductor count
SU550638A1 (ru) Адаптивное резервированное устройство
SU881682A1 (ru) Дублированное устройство
SU962959A1 (ru) Адаптивное резервированное устройство
SU1451780A1 (ru) Трехканальное мажоритарное резервированное запоминающее устройство
SU868745A1 (ru) Устройство дл сопр жени
SU1185341A1 (ru) Устройство для встроенного контроля мажоритарно резервированных цифровых систем