SU1156273A1 - Трехканальна резервированна вычислительна система - Google Patents
Трехканальна резервированна вычислительна система Download PDFInfo
- Publication number
- SU1156273A1 SU1156273A1 SU833680916A SU3680916A SU1156273A1 SU 1156273 A1 SU1156273 A1 SU 1156273A1 SU 833680916 A SU833680916 A SU 833680916A SU 3680916 A SU3680916 A SU 3680916A SU 1156273 A1 SU1156273 A1 SU 1156273A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- outputs
- channel
- Prior art date
Links
Abstract
ТРЕХКАНАЛЬНАЯ РЕЗЕРВИРОВАННАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержаща в каждом канале внешнее устройство и вычислительное устройство, информационньш выход которого подключен к первому входу первого мажоритарного элемента и к первому входу первого элемента сравнени всех каналов, второй вход первого элемента сравнени соединен с выходом первого мажоритарного элемента и со входом внешнего устройства, выход которого подключен к первому информационному входу второго мажоритарного элемента всех каналов,второй и третий информадионные входы которого соединены соответственно со вторым, и третьим информационными входами вторых мажоритарных элементов других каналов и с выходами внешних устройств соответственно, выход второго мажоритарного элемента подключен к первому входу второго элемента сравнени н к первому входу вычислительного устройства, второй вход второго элемента сравнени соединен с первым входом второго мажоритарного элемента, а выход с выводом св зи, в каждом канапе содержитс также регистр номера канала , четыре блока анализа, группа элементов И, контрольный регистр и элемент РШИ, выход которого подключен к входу прерывани вычислительного устройства, первый выход контрольного регистра соединен с выходом последовательной передачи информации вычислительного устройства, входы - с выходами группы элементов И, а вторые выходы - со входами элемента ИЛИ, отличаю та с тем, что, с цепью увеличени (Л надежности системы за счетповышени точности диагностировани , в каждьй канал введен элемент НЕ, а каукдый блок анализа выполнен в виде дешифратора, первые входы первого и третьего, четвертого дешифраторов подключены к выходам соответственно первого и второго элементов сравнени , управл ющие входы - к выходу регистра номера канала, вторые входы первого, второго и третьего, четвертого дешифраторов соединены с первым и вторым выводом св зи ycTpoficTBa соответственно, а выходы - с первыми входами группы элементов И, вторые входы которых через элемент НЕ соединены со входом прерывани вычислительного устройства .
Description
1 Изобретение относитс к вычисли тельной техники и может быть использозано при проектировании выс конадежных вычислительных систем и систем диагностики.. Цель изобретени - увеличение надежности системы за счет повышени точности диагностировани . На чертеже приведена трехканал на резервированна вычислительна система, б лок-схема. Трехканальна резервированна вычислительна система содержит вычислительные устройства 1, внеш ние устройства 2, устройства 3 диагностического контрол , элемент 4 НЕ, мажоритарные элементы 5, элементы 6 сравнени , дешиф раторы 7, регистр 8 номера канала элементы 9 И, контрольный регистр 10, элемент 11 ИЛИ. Обменный вход вычиcJmтeльнoгo устройства 1 соединен с обменным выходом вычислительного устройств 1предьщущего канала. Первые три информационных входа 12-t4 устройства дл диагностического контрол 3 соединены с информационны ми выходами всех вычислительных устройств 1, остальные три 15-17 информационных входа - с выходами внешних устройств 2, первый 18 и второй 19 выходы - с информационными входами вычисЛ Ительного устройства 1 и внешнего устройств 2соответственно, выход прерьгоани 20 - со входом прерывани вычислительного устройства 1, а выход 21 дл последовательной передачи информации - с контрольным выходом вычислительного устройства 1, причем каждое устройство дл диагностического контрол 3 соединено с последук цим через пер вый 22 и второй 23 двунаправленны выводы св зи; выход запрета 24 соединен с выходом элемента 4 НЕ, вход которого соединен с выходом прерьшани . Выходы всех разр дов контрольного регистра 10 соединен со входами элемента 11 ИЛИ, входы всех разр дов - с выходами соответствующих элементод 9 И, а последовательный вывод - с выходо 21 дл последовательной передачи формации устройства диагностическ контрол 3, выход 20 прерывани которого соединен с выходом элеме 32 та ИЛИ, а информационные входы 15-17 и 12-14 и выходы |8 и 19 - со входами и выходами первого и второго мажоритарных элементов 5, выходы которых соединены с первьми входами первого и второго элементов сравнени 6 соответственно, вторые входы которых соединены с соответствующими входами соответствующих мажоритарных элементов 5, а выходы - с соответствующими входами первого, второго, третьего и четвертого дешифраторов 7 соответственно, подключенными к первым и вторым выводам 22 и 23 св зи устройстра соответственно , к выходу регистра номера канала 8 подключены управл ющие входы дешифраторов 7, выходы которых соединены с первыми входами первых, вторых, третьих и четвертых элементов 9 И соответственно, вторые входы которых подключены Koi входу 24 запрета устройства диагностического контрол 3. Устройство работает следующим образом. В исходном состо нии все контрольные регистры 10 установлены в нулевое состо ние, выход элем нта 4 НЕ находитс в состо нии логической единицы, а в регистры 8 номера канала записаны фиксированные коды. Все вычислительные устройства 1 и внешние устройства 2 работают параллельно и синхронно. Информаци , вьщаваема вычислительньми 1 и внешними 2 устройствами , через информационные входы 12-14 и 15-17 соответственно устройств диагностического контрол 3 поступает на входы соответствующих мажоритарных элементов 5 и первый вход соответствующего элемента сравнени 6. С выходов мажоритарных элементов 5 информаци передаетс на второй вход соответстйукицего элемента 6 сравнени , через первый 18 и второй 19 выходы устройств диагностического контрол 3 - в вычислительные 1 и внешние 2 устройства. При несравнении сигналы с выходов элементов 6 сравнени всех устройств диагностического контрол 3 поступают на входы соответствующих дешифраторов 7. На выходах дешифраторов 7 в соответствии с состо нием регистра 8 номера канала формируетс номер
отказавшего канала, причем во всех устройствах диагностического контрол 3 формируетс один и тот же код.
Код номера отказавшего канала вычислительного устройства 1 {внешнего устройства 2) поступает на первые входы элементов 9 И, на вторые входы которых поступает логическа единица, так как элемент 4 НЕ находитс в исходном состо нии.
Информаци с выходов элементов 9 И записываетс в соответствующие разр ды контрольного регистра 10, выходные сигна.пы с которого объедин ютс на элементе ИЛИ 11 и с его выхода через выход прерывани 20 усгройства диагностического контрол 3 поступают на вход прерывани вычислительного устройства 1, сигнализиру о наличии в системе несравнени .
Одновременно сигналы с выхода прерьвани 20 устройства диагностического контрол 3 поступают на вход элемента 4 НЕ, где инвертируетс и через вход запрета 24 устройства диагностического контрол 3 поступетот на второй вход элементов 9 И дл запрета записи информации в контрольный регистр 10.
Введение в известное устройство элемента НЕ позвол ет правильно разделить отказы не только между
1562734
внешними и вычислительными устройствами , но и мелщу каналами резервировани в услови х возникновени сбоев в разных каналах и отсутстви J возможности прерываний вычислительного процесса на значительном интервале времени, например при решении задач, св занных с процессом управлени .
10 Например, при возникновении последовательных сбоев в первом и втором каналах внешних устройств при отсутствии предлагаемой блокировки возможна ложна фиксаци в
15 контрольном регистре 10 сбо третьего канала: в первый момент фиксируетс несравнение первого кана , ла - код 01, а затем на него накладываетс несравнение второго канала - код 10, что дает в результате код 11 третьего канала.
Таким образом, введение в известную трехканальную резервированную вычислительную систему элемента НЕ
5 дл формировани сигнала запрета записи информации в контрольный регистр в случае несравнени сигналов с внешнего и вычислительного устройства исключает ложное
бракование канала резервировани , что повь пает точность диагностировани устройства, а в конечном итоге увеличивает надежность системы .
гв
Claims (1)
- ТРЕХКАНАЛЬНАЯ РЕЗЕРВИРОВАННАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая в каждом канале внешнее устройство и вычислительное устройство, информационный выход которого подключен к первому входу первого мажоритарного элемента и к первому входу первого элемента сравнения всех каналов, второй вход первого элемента сравнения соединен с выходом первого мажоритарного элемента и со входом внешнего устройства, выход которого подключен к первому информационному входу второго мажоритарного элемента всех каналов,второй и третий информационные входы которого соединены соответственно со вторым, и третьим информационными входами вторых мажоритарных элементов других каналов и с выходами внешних устройств соответственно, выход второго мажоритарного элемента подключен к первому входу второго элемента сравнения и к первому входу вычислительного устройства, второй вход второго элемента сравнения соединен с первым входом второго мажоритарного элемента, а выход с выводом связи, в каждом канале содержится также регистр номера канала, четыре блока анализа, группа элементов И, контрольный регистр и элемент ИЛИ, выход которого подключен к входу прерывания вычислительного устройства, первый выход контрольного регистра соединен с выходом последовательной передачи информации вычислительного устройства, входы - с выходами группы элементов И, а вторые выходы - со входами элемента ИЛИ, отличающая- 3 с я тем, что, с целью увеличения надежности системы за счет повышения точности диагностирования, в каждый канал введен элемент НЕ, а каждый блок анализа выполнен в виде дешифратора, первые входы первого и третьего, четвертого дешифраторов подключены к выходам соответственно первого и второго элементов сравнения, управляющие входы - к выходу регистра номера канала, вторые входы первого, второго и третьего, четвертого дешифраторов соединены с первым и вторым выводом связи устройства соответственно, а выходы - с первыми входами группы элементов И, вторые входы которых через элемент НЕ соединены со входом прерывания вычислительного устройства .SLL..U 56273
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833680916A SU1156273A1 (ru) | 1983-12-26 | 1983-12-26 | Трехканальна резервированна вычислительна система |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833680916A SU1156273A1 (ru) | 1983-12-26 | 1983-12-26 | Трехканальна резервированна вычислительна система |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1156273A1 true SU1156273A1 (ru) | 1985-05-15 |
Family
ID=21096050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833680916A SU1156273A1 (ru) | 1983-12-26 | 1983-12-26 | Трехканальна резервированна вычислительна система |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1156273A1 (ru) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2473113C1 (ru) * | 2011-12-07 | 2013-01-20 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Самоорганизующаяся вычислительная система |
RU2474868C1 (ru) * | 2011-06-23 | 2013-02-10 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Модульная вычислительная система |
RU2477882C2 (ru) * | 2011-06-23 | 2013-03-20 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Адаптивная вычислительная система |
-
1983
- 1983-12-26 SU SU833680916A patent/SU1156273A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 457990, кл. G 06 F 11/00, 1968. Авторское свидетельство СССР № 949864, кл. Н 05 К 10/00, G 06 F 15/16, 1980 (прототип). * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2474868C1 (ru) * | 2011-06-23 | 2013-02-10 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Модульная вычислительная система |
RU2477882C2 (ru) * | 2011-06-23 | 2013-03-20 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Адаптивная вычислительная система |
RU2473113C1 (ru) * | 2011-12-07 | 2013-01-20 | Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" | Самоорганизующаяся вычислительная система |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4346474A (en) | Even-odd parity checking for synchronous data transmission | |
US4823305A (en) | Serial data direct memory access system | |
SU1156273A1 (ru) | Трехканальна резервированна вычислительна система | |
US3719930A (en) | One-bit data transmission system | |
US4672603A (en) | Combined analog/digital CCIS data transmitter/receiver circuit | |
SU1018255A1 (ru) | Трехканальное восстанавливающее резервированное логическое устройство | |
SU991628A1 (ru) | Многоканальное резервированное устройство | |
SU949864A1 (ru) | Трехканальна резервированна вычислительна система | |
SU1042217A1 (ru) | Мажоритарно-резервированное устройство | |
RU2054710C1 (ru) | Многопроцессорная управляющая система | |
SU955539A1 (ru) | Мажоритарно-резервированное устройство | |
SU771656A1 (ru) | Устройство дл ввода-вывода информации | |
SU978352A1 (ru) | Многоканальное восстанавливающее логическое устройство | |
SU1156274A1 (ru) | Трехканальна резервированна вычислительна система | |
SU953639A1 (ru) | Мажоритарно-резервированный интерфейс пам ти | |
SU892732A1 (ru) | Мажоритарное устройство | |
SU1691897A1 (ru) | Устройство дл хранени информации с контролем | |
SU1394431A1 (ru) | Многоканальное восстанавливающее устройство | |
JPH0415648B2 (ru) | ||
RU1795461C (ru) | Трехканальное мажоритарно-резервированное устройство | |
SU883906A1 (ru) | Устройство переменного приоритета | |
SU1411754A1 (ru) | Устройство дл контрол логических блоков | |
SU1462328A1 (ru) | Устройство дл сопр жени ЦВМ с лини ми св зи | |
SU991613A2 (ru) | Мажоритарное устройство | |
SU968798A1 (ru) | Устройство дл сопр жени |