SU1451780A1

SU1451780A1 - Трехканальное мажоритарное резервированное запоминающее устройство

Info

Publication number: SU1451780A1
Application number: SU864130952A
Authority: SU
Inventors: Юрий Анатольевич Кузнецов; Анатолий Павлович Морозов; Георгий Петрович Поршаков; Михаил Иванович Политов
Original assignee: Предприятие П/Я В-8670
Priority date: 1986-10-08
Filing date: 1986-10-08
Publication date: 1989-01-15

Abstract

Изобретение относитс к цифровой вычислительной технике и может быть применено при построении высоконадежных запоминающих устройств. Цель изобретени - повышение быстродействи устройства. Трехканальное мажоритарно.е резервированное запоминающее устройство содержит три блока 1 пам ти с контрольными разр дами 2, С выхода каждого блока 1 пам ти информаци поступает на свой блок 3 св зки, где формируетс контрольный разр д, который сравниваетс с контрольным разр дом 2 в элементе 4 сравнени . Кроме того, выходна информаци каждого блока 1 пам ти сравниваетс блоком 5 сравнени с выход- ной информацией другого блока 1 пам ти . Выходные сигналы элементов 4 и блоков 5 вл ютс соответственно информационными и управл ющими сигналами коммутатора 7, выходные сигналы которого задают режим работы ма- жоритарного блока 6, на входы которого поступает информаци от трех бло ков 1 пам ти. 3 ил. с (Л

Description

ел

Iraii ч1 00

Изобретение относитс к цифровой вычислительной технике и может быть использовано при построении высоконадежных запоминающих устройств.

Цель изобретени - повышение быстродействи устройства.

На фиг.1 представлена структурна схема трехканального мажоритарного резервированного запоминающего устройства; на фиг.2 - функциональна схема коммутатора;на фиг.З - таблица истинности мажоритарного блока.

Устройство содержит блоки 1 пам ти с контрольными разр дами 2, блоки 3 свертки, элементы 4 сравнени , блоки 5 сравнени , мажоритарный блок 6, коммутатор 7, информационные выходы 8, выход 9 коммутатора 7, управл ющие входы 10 и информационные входы 11 коммутатора 7.

Трехканальное мажоритарное резервированное запоминающее устройство работает следующим образом.

Если информаци , считанна из тре блоков 1, одинакова , то все блоки 5 сравнени вырабатывают на выходах логические О, которые поступают на вход 10 коммутатора 7, и на вы- ходе 9 коммутатора 7 устанавливаетс код 110. При этом мажоритарный блок 6 работает как схема голосовани два из трех дл информации с блоков 1 .

В случае возникновени ошибки любой кратности в одном из резервируемых блоков 1, два блока 5 сравнени вырабатывают сигналы несравнени - лог.

1 , а третий - сигнал б. Мажоритарный

сравнени - лог. блок 6 работает в этом случае аналогично предыдущему варианту как схема голосовани два из трех за счет наличи хот бы одного логического О на входе 10 коммутатора 7.

При возникновении ошибок в двух резервируемых блока 1 три блока 5 сравнени вырабатывают сигналы несравнени - логические 1, которые

o

5

0

5

0

5

0

5

поступают на вход 10 коммутатора 7, разреша прохождение сигналов с выходов элементов 4 сравнени каждого канала на выход 9 коммутатора 7.,

Коммутатор 7 начинает в этом случае работать по входу 11. Информаци с резервированных блоков 1 в каждом канале проходит через блок 3 свертки на элемент 4 сравнени дл сравнени с контрольным разр дом 2. Если информаци поступила с ошибкой, элемент 4 выдает лог. 1, а если без ошибки - лог.О. При этом на выходе 9 коммутатора 7 устанавливаетс управл ющий код, разрешающий передачу информации с блока 1, элемент 4 сравнени которого имеет на выходе лог. О, через мажоритарный блок 6.

Claims

Формулаиз обре.тени Трехканальное мажоритарное резервированное запоминающее устройство, содержащее три блока пам ти, информационные выход каждого из которых подключен к входу соответствующего блока свертки, выход каждого из которых подключен к первому входу соответствующего элемента сравнений, второй вход каждого из которых подключен к контрольному выходу соответствующего блока пам ти, коммутатор, выходы которого подключены к управл ющим входам мажоритарного блока, выход которого вл етс информационным выходом устройства, о т л и ч .а- ю щ е е с тем, что, с целью повышени быстродействи устройства,оно содержит три блока сравнени , первый вход каждого из которых подключен к выходу соответствующего блока пам ти и к соответствующему информационному входу мажоритарного блока, второй вход каждого из блоков сравнени подключен к выходу последующего блока пам ти, выходы блоков сравнени и выходы элементов, сравнени подключены соответственно к управл ющим ч информационным входам коммутатора.