SU1111263A1 - Многоканальное резервированное устройство - Google Patents

Abstract

1. МНОГОКАНАЛЬНОЕ РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее в каждом разр де по числу каналов элементы неразнозначности, первые триггеры и резервируемые блоки, выХод каждого из которых соединен в Каждом разр де с соответствующим информационным входом мажоритарного элемента и с первым входом элемента неравнозначности, второй вход которого подключен к выходу резервируемого блока последующего канала, выход мажоритарного элемента каждого разр да соединен с первым входом первого элемента И, с соответствующим входом блока свертки по модулю 2 и со входом первого инвертора , выход которого соединен с первым входом второго элемента И, второй вход которого соединен через второй инвертор со вторым входом первого элемента И, с выходом элемента совпадени , первый вход которого соединен с выходом блока свертки и по модулю 2, а остальные входы с соответствующими входами первого элемента ИЛИ и с выходами соответствующих первых триггеров, входы сброса которых соединены с шиной сброса, выходы первого и второго элементов И каждого разр да подключены к соответствующим входам второго элемента ИЛИ, выход которого соединен с соответствующей первой выходной шиной устройства, втора  выходна  шина которого соединена с выходом первого элемента ИЛИ, отличающеес  тем, что, :с целью уменьшени  моп1ности, потребл емой устройством, оно содержит блок управлени  и в каждом разр де первый элемент задержки, ключ, второй триггер, третий и четвертый элементы И и в каждом канале - п тый элемент И, выход которого соединен § с входом установки соответствующего первого триггера, его первый (Л вход - с выходом соответствующего элемента неравнозначности, а второй вход в каждом разр де - с управл ющим входом мажоритарного элеftMh Ч. мента и выходом первого элемента задержки, вход которого соединен с управл ющим входом ключа и выходом второго триггера, первые входы установки и сброса которого соединены соответственно с выходами трею тьего и четвертого элементов И, втоО ) рой вход сброса - с шиной сброса, Юо шины питани  резервируемых блоков каждого канала, начина  со второго , соединены в каждом разр де через ключ с шиной питани  устройства , Первые входы третьих элементов И всех разр дов соединены с первой выходной шиной блока управлени , первые входы четвертых элементов И всех разр дов соединены со второй выходной шиной блока управлени , вторые входы установки вторых триггеров всех разр дов соединены с

Description

третьей выходной шиной блока управлени , вторые входы третьих и четвертых элементов И каждого разр да соединены 9 соответствующими выходными шинами блока управлени , третьи входы четвертых элементов И в каждом разр де соединены с выходами первых элементов ИЛИ, выход блока свертки по модулю 2 соединен с ftepвой входной шиной блока управлени , выходы элементов совпадени  соединены с соответствующими входными шинами блока управлени .

2. Устройство по п. 1, о т л и чающе.ес  тем, что блок управлени  содержит генератор импульсов , уформирователь импульсов, распределитель сигналов, третий триггер , третий элемент ИЛИ, шестой, седьмой и восьмой элементы И, третий и четвертый инверторы, второй и третий элементы задержки, выход генератора импульсов соединен с первым входом шестого элемента И, выход которого соединен с первым входом распределител  сигналов и входо второго элемента задержки, а второй

вход - с выходом третьего триггера , вход сброса которого соединен со вторым входом распределигел  сигналов и вькодом третьего инвертора , а вход установки-- с выходом седьмого элемента И, первый вход которого соединен с выходом формировател  импульсов, а второй вход с выходом четвертого инвертора, выход второго элемента задержки соединен с первым выходом блока и со вторым входом третьего элемента задержки, выход которого соединен с первым входом восьмого элемента И, выход которого соединен со вторым выходом блока, вход четвертого инвертора соединен с выходом третьего элемента ИЛИ и с третьим выходом блока, выходы распределител  Ьигналов соединены с соответствующими остальными выходами блока, а вход формировател  импульсов соединен со входом третьего инвертора, вторым входом восьмого элемента И и с первым входом блока, входы третьего элемента ИЛИ соединены с соответствующими остальными входами блока.

Изобретение относитс  к вычисл тельной технике и может быть испол зовано в управл ющих вычислительнь машинах повышенной надежности. Известно устройство включени  резервированного оборудовани , в котором дл  повьш1ени  надежности примен етс  трехкратное резервирование с подключением резервируемых блоков к мажоритарному элементу. Устройство содержит элемент ИЛИ и в каждом канале резервируемый блок подключенный через мажоритарный элемент к соответствующему ключу, элемент неравнозначности, элемент триггер и элемент ИЖ, причем выход резервируемого блока каждого канала соединен с первым входом элемента неравнозначности, второй вход которого подключен к выходу резервируемого блока (vT + 1)-ro канала , а третий вход - к выходу эле мента И, первый вход которого соединен с соответствующим входом элемента И (h + 1)-ro канала и выходом триггера (п + 1)-го канала, а второй вход - с выходом триггера (л+1)-го канала и соответствующим входом элемента И (ri + 1)-ro канала, при йтом выход элемента неравнозначности каждого канала подключен ко входу триггера, другой вход которого соединен с шиной сброса, а выход через элемент ИЛИ - с входом соответствующего ключа и соответствующим входом общего элемента ИЛИ, выход которого подключен к общей шине. Другие входы элементов ИЛИ всех каналов соединены с управл ющими шинами t11. Однако это устройство недостаточно надежно вследствие того, что при двух отказах резервируемых блоков устройство выходит из стро . Наиболее близким к изобретению  вл етс  многоканальное резервированное устройство, содержащее в каждом разр де по числу каналов элементы неравнозначности, первые триггеры и резервируемые блоки, выход каждого из которых соединен в каждом разр де с соответствующим информационным входом мажоритарного элемента и с первым входом элемента неравнозначности, второй вход которго подключен к выходу резервируемог блока последующего канала, а выход ко входу триггера, выход мажоритарного элемента каждого р зр да соединен с первым входом первого элемента И, с соответствующим входом блока свертки по МОДУЛЮ 2 и с входо первого инвертора, выход которого соединен с первым входом второго элемента И, второй вход которого соединен через второй инвертор со вторым входом первого элемента И и с выходом элемента совпадени , первый вход которого соединен с выходом блока свертки по модулю 2, а остальные входы - с соответствующими входами первого элемента ИЛИ и с выходами соответствующих первых триггеров, входы сброса которых соединены с шиной сброса, выходы первого и второго элементов И каждого раз1р да подключены к соответствующим входам второго элемента ИЛИ, выход которого соединен с соответствующей первой выходной шиной устройства, втора  выходна  шина которого соединена с вь1х од ом первого элемента ИЛИ. В данном устройстве повышение надежности обеспечиваетс  за счет осуществлени  контрол  информации, вь влени  ошибки, возникающей в случае по влени  отказов двух резервируемых блоков в одном из разр дов, и коррекции ошибок С23.

Недостатком устройства  вл етс  большое, потребление мощности питани 

Цель изобретени  - уменьшение мощности , потребл емой устройством.

Поставленна  цель достигаетс  тем, что в многоканальное резервированное устройство, содержащее в каждом разр де по числу каналов элементы неравнозначности, первые триггеры и резервируемые блоки, выход каждого из которых соединён в каждом разр де с соответствующим информационным входом мажоритарного элемента и с первым входом элемента неравнозначности, второй вход которого подключен к выходу резерви . руемого блока последующего канала, выход мажоритарного элемента каждого разр да соединен с первым входом первого элемента И, с соответствуюй(им входом блока свертки по модулю 2 и со входом первого инвертора, выход которого соединен с первым входом второго элемента И, второй вход которого соединен через второй инвертор со вторым входом первого элемента И, с выходом элемента совпадени , первый вход которого соединен с выходом блока свертки по модулю 2, а остальныеВХОДЫ - с соответствующими входами первого элемента ИЛИ и с выходами соответствующих первых триггеров, входы сброса которых соединены с шиной сброса,

0 выходы первого и второго элементов И каждого разр да подключены к соответствующим входам второго элемента ИЛИ, выход которого соединен с соответствующей первой выходной

шиной устройства, втора  выходна  шина которого соединена с выходом первого,элемента ИЛИ, введены блок управлени , и в каждый разр д - первый элемент задержки, ключ, второй

0 триггер, третий и четвертый элементы И и в каждый канал - п тый элемент И, выход которого соединен с входом установки соответствующего первого триггера, его первый

5 вход - с выходом, соответствующего элемента неравнозначности, а второй вход в каждом разр де - с упранл ющшвходом мажоритарного элемента и выходом первого элемента задержки,

0 вход которого соединен с управл ющим входом ключа и выходом второго триггера , первые входы установки и сброса которого соединены соответственно с выходами третьего и четвертого

5 элементов И, второй вход сброса с шиной сброса, шины питани  резервируемых блоков каждого канала, начина  со второго, соединены в каждом разр де через ключ с шиной пита0 ни  устройства, первые входы третьих элементов И всех разр дов соединены с первой выходной шиной блока управлени  первые входы четвертых элементов И всех разр дов соединены со

5 второй выходной шиной блока управлени , вторые входы установки вторых триггеров всех разр дов соединены с третьей выходной шиной блока управлени , вторые входы третьих и четвертых элементов И каждого разр  да соединены с соответствующими выходными шинами блока управлени , третьи входы четвертых элементов И в каждом разр де соединены с выхода ми первых элементов ИЛИ, выход блок свертки по модулю 2 соединены с первой входной шиной блока управлени , выходы элементов совпадени  соединены с соответствующими входными шинами блока управлени . Блок управлени  содержит генератор импульсов, формирователь импуль сов, распределитель сигналов, третий триггер, третий элемент ИЛИ, ше той, седьмой и восьмой элементы И, третий и четвертый инверторы, второ и третий элементы задержки, выход генератора импульсов соединен с пер вым входом шестого элемента И, выхо которого соединен с первым входом распределител  сигналов и входом вт рого элемента задержки, а второй вход - с выходом третьего триггера, вход сброса которого соединен со вторым входом распределител  сигналов и выходом третьего инвертора, а вход установки - с выходом седьмо го элемента И, первый вход которого соединен с выходом формировател  импульсов, а второй вход - с выходо четвертого инвертора, выход второго элемента ..задержки соединен с первым выходом блока и со входом третьего элемента задержки, выход которого соединен с первым входом восьмого элемента И, выход которого соединен со вторым выходом блока, вход четвертого инвертора соединен с выходом третьего элемента ИЛИ не третьим выходом блока, выходы распределител  сигналов соединены с соответствующими остальными выходам блока, а вход формировател  импульсов соединен со входом третьего инвертора, вторым входом восьмого элемента И и с первым входом блока, входы третьего элемента ИЛИ соединены с соответствующими .остальными входами блока. Многоканальное резервированное устройство содержит в каждом разр де по числу каналов резервируемые блока 1-3 (4-6, 7-9), элементы неравнозначности 10-12 (13-15, 16-18) п тые элементы И 19-21 (22-24, 25-2 и первые триггеры 28-30 (31-33, 34-36), входы сброса которых подключены к шине сброса 37, а также мажоритарный элемент 38 (39 40), первый элемент ИЛИ 41 (42,43), выход которого соединен со второй выходной шиной устройства 44 (45,46), элемент совпадени  47 (48,49), первый инвертор 50 (51,52), первый элемент И 53 (54,55), второй элемент И 56 (57,58), вторО|й инвертор 59 (60,61), второй элемент ИЛИ 62 (63,64) выход которого соединен с первой выходной шиной устройства 65 (66, 67), третий элемент И 68 (69,70), четвертый элемент И 71 (72,73), второй триггер 74 (75, 76), первый элемент задержки 77 (78,79), ключ 80 (81,82), через который шины питани  резервируемых блоков 2,3 (5,6; 8,9) соединены с шиной питани  устройства 83. Кроме того, устройство содержит блок 84 свертки по модулю 2 и блок управлени  85, состо щий из генератора импульсов 86, шестого элемента И 87, распределител  сигналов 88 (реализованного, например, в виде регистра сдвига с начальной установкой состо ни  1000), второго 89 и третьего 90 элементов задержки, формировател  импульсов 91, седьмого элемента И 92, третьего триггера 93, третьего 94 и четвертого 95 инверторов, третьего элемента ИЛИ 96 и восьмого элемента И 97, причем выход второго элемента задержки 89 соединен с первым выходом 98 блока управлени  85 и со входом третьего элемента задержки 90, выход которого соединен с первым входом восьмого элемента И 97, выход которого соединен со вторым выходом 99 блока управлени  85. Вход четвертого инвертора 95 соединен с выходом третьего элемента ИЛИ 96 и с третьим выходом 100 блока управлени  85. Первый, второй и третий вьпсоды. распределител  сигналов 88 соединены соответственно с выходами 101-103 блока управлени  85. Вход формировател  импульсов 91 соединен с входом третьего инвертора 94, вторым входом восьмого элемента И 97 и с первым входом 104 блока управлени  85, входы третьего элемента ИЛИ 95 соединены с соответствующими входами 105-107 блока управлени  85. Выход формировател  импульсов 91 соединен с первым входом седьмого элемента И 92, второй вход которого подклю7

чен к выходу четвертого инвертора 9 а выход - ко входу установки третьего триггера 93. Вход сброса триггера 93 соединен с выходом третьего инвертора 94 и вторым входом рас- пределител  сигналов 88, а выход подключен ко второму входу шестого элемента И 87. В казкдом разр де резервируемые блоки 1-3 (4-6, 7-9) подключены к первым и вторым входам элементов неравнозначности 10-12 (13-15, 16-18) и к информационным входам мажоритарного элемента 38 (39-40). Выход элементов неравнозначности 10-12 (13-15, 16-18) соединены с первъми входами п тых элементов И 19-21 (22-24, 25-27), выходы которых подключены ко входам установки триггеров 28-30 (31-33, 3436 ), выходы которых подключены к соответствующим.входам первого элемента ИЛИ 41 (42,43) и первым трем входам элемента совпадени  . 47 (48,49). Выход мажоритарного элемента 38 (39,40) подключен через первый инвертор 50 (51,52) к первом входу второго элемента И 56 (57, 58) и непосредственно к первому входу первого элемента И 5.3 (54,55) Выход элемента совпадени  47 (48, 49) соединен через второй инвертор 59 (60,61) со вторым входом первого элемента И 53 (54,55), со вто .рым входом второго элемента И 56 (57,58) и со входом 106 (106,107) блока управлени  85. Выходы первого 53 (54,55) и второго 56 (57,58) элементов И подключены ко входам второго элемента ИЛИ 62 (63,64). Управл ющий вход мажоритарного элемента 38 (39,40) соединен со вторыми входами п тых элементов И 19-21 (22-24, 25-27) и выходом первого элемента задержки 77 (78,79), вход которого подключен к управл ющему входу ключа 80 (.81,82) и к выходу второго триггера 74 (75,76). Первый вход установки второго триггера 74 (75,76) соединен с выходом третьего элемента И 68 (69,70), первьпЧ вход сброса - с выходом четвертого элемента И 71 (72,73), вторые входы установки вторых триггеров 74-76 соединены с третьим выходом 100 блока управлени  85. Первые вхсГды третьих элементов И 68-70 соединены между собой и с первым выходом 98 блока управлени  85, а первые входы четверть1х элементов И 71-73 соеди 638

нены между собой и со вторым выходом 99 блока управлени  85. Вторые входы третьего 68 (69,70) и четвертого 71 () элементов И соединены между собой и с выходом 101 (102, 103) блока управлени  85, а третий вход четвертого элемента И 71 (72,73) соединен с выходом первого элемента ИЛИ 41 (42,43) Входы

О блока 84 свертки по модулю 2 подключены к выходам соответствующих мажоритарных элементов 38-40, а выход соединен с четвертьми входами элементов совпадени  47-49 и первым

5 входом 104 блока управлени  85.

Устройство работает следующим образом .

Z начальный момент все триггеры 28-36, 74-76 и 93 наход тс  в сбро0 шенном состо нии, в которое они

предварительно устанавливаютс  сигналом с шины сброса 37. При этом сигналы с выходов триггеров.74-76 закрывают элементы И 19-27 и ключи

5 80-82, в результате чего отключаютс  от питани  резервируемые блоки 2,3,5,6,8,9 и сигналы неравенства, которые могут возникнуть на выходах элементов неравнозначности 10 0 18, не проход т через закрытые элементы И 19-27 на входы триггеров 28-36. Кроме того,мажоритар цые элементы 38-40 по сигналам с выходов соответствующих триггеров 74-76 включаютс  таким образом,

что значение сигналов на их выходах зависит толькоот значени  сигнала на вьтходе соответствующего одного резервируемого блока 1,4,7. На выходах первых элементов ИЛИ 41-43

соединенных с выходными шинами 44-46 вьщаютс  сигналы О, свидетельствующие об отсутствии ошибок в разр дах . Одновременно на выходе блока 84 свертки по модулю 2 вьдаетс 

сигнал О, свидетельствующий р оответствии значени  разр да четности

с четностью- информационных разр дов, т.е. об отсутствии ошибок на выходах

мажоритарных элементов 38-40.

Этот сигнал поступает на четвертые входы элементов совпадени  47-49, на выходе которых образуетс  сигнал О, который, проход  через инверторы 59-61, открывает элементы И 5355 и информаци  с выходов мажоритарных элементов 38-40 через открытые элементы И 53-55 и через элементы ИЛИ 62-64 поступает на выходные шины устройства 65-67. При отказе одного из резервируемых блоков, например, блока 4, с выхода мажоритарного элемента 39 на вход блока 84 свертки по модулю 2 поступает неверна  информаци , в результате чего на вмходе этого блока устанавливаетс  сигнал 1. Это переключение значени  сигнала на выходе блока 84 с О на 1 приводит к формированию импульса на выходе формировател  импульсов 91. Импульсный сигнал с выхода формировател  импульсов 91, пройд  через открытый элемент И 92, опрокидываетс  тригге 93 в состо ние, при котором открываетс  элемент И 87, и импульсы с выхода генератора импульсов 86 начинают поступать в распределитель сигналов 88 и на вход элемента задержки 89. В результате поступлени  на вход распределител  сигналов 88 первого импульса на его первом выходе по вл етс  сигнал 1, поступающий на входы элементов И 68 и 71. Через врем  задержки, несколько большее, чем врем  установки разрешающего сигнала на определенном выходе распределител  88, с выходов элемента задержки 89 на первый вход элемента И 68 поступает импульс, 30 на

который, пройд  на первый вход установки триггера 74, устанавливает его в состо ние, при котором открываетс  ключ 80 и на резервируемые блоки 2 и 3 подаетс  питание. Кроме того, сигнал разрешени  через врем  задержки, достаточное дл  срабатывани  резервируемых блоков после включени  питани , обеспечиваемое элементов задержки 77, открывает элементы И 19-21 и включает мажоритарный элемент 38 в режим мажорирвани . Так как блоки 1-3 функционируют нормально, то на выходе блока 84 свертки по модулю 2 изменени  сигнала не происходит и элемент И 97 остаетс  . В результате этого через врем  задержки, достаточное дл  срабатывани  блока. свертки 84 по модулю 2, импульс с выхода элемента задержки 90 проходит через открытые элементы И 97 и 71 и сбрасывает триггер 74 в начальное состо ние. При этом закрываетс  ключ 80, элементы И 19 - 21 и мажоритарный эле38 проход т в начальный режим. 1

свертки по модулю 2 образуетс  сигнал О, который закрывает элемент И 97, В результате этого импульс с выхода элемента задержки 9Э не проходит

на вход элемента И 72, и триггер 75 сохран ет состо ние, при котором подаетс  питание на резервируемые блоки 5 и 6. Одновременно с этим сигнал О с выхода блока свертки 84

по модулю 2, пройд  через инвертор 94, сбрасывает триггер 93 в состо ние , при котором закрываетс  элемент И 87, и сбрасывает распределитель сигналов 88 в первоначальное состо ние .

Если при дальнейшей работе произойдет отказ еще одного из резервируемых блоков, например блока 7, то устройство будет работать аналогично тому , что было рассмотрено до отказа блока 4, последовательно провер   работоспособность разр дов.

Однако в этом случае сброса триггера 75 не произойдет, так как сигнал Ощибка с выхода- элемента ИЛИ 42 закрывает элемент И 72. Окончательным состо ние устройства в этом случае будет установка триггеров 75 и 76 в положение, при котором от3 ° Второй импульс с генератора импульсов 86, пройд  открытый элемент И 87 переводит распределитель сигналов 88 в следующее состо ние, при котором сигнал разрешени  по витс  на выходе, соединенном с выходной шиной 102 блока управлени  85 и откроет элементы И 69 и 72. Кроме того , импульс с выхрда элемента И 87 поступает на вход элемента задержки 89 и через врем  задержки, пройд  . через открытый элемент И 69, устаКс вливает триггер 75 в состо ние, при котором открываетс  ключ 81, и через врем , обеспечиваемое элементом задержки 78, открываютс  элементы И 22-24, и мажоритарный элемент. 39 переходит в состо ние мажорировани . В результате этого на выходе элементов неравнозначности 13 и 15 по вл ютс  сигналы несравнени , так как блок 4 отказал. Эти сигналы устанавливают триггеры 31 и 33 в состо ние 1 , в результате чего на выходе элемента ИЛН 42. по вл етс  сигнал 1, свидетельствующий о наличии отказа в данном разр де. Кроме того, сигнал на выходе мажоритарного элемента 39 измен етс  Верный и на выходе блока 84 крыты ключи 81 и 82 и питание подаетс  на резервируемые блоки 1-9. При возникновении отказа второго из резервируемых блоков в разр де, Например блока 5, с выхода элемента неравнозначности 14 выдаетс  сигнал 1, который, пройд  через открытый элемент И 28, устанавливает триггер 32 в состо ние 1. Таким образом, все триггеры 31-33 оказывак1тс  в состо нии 1. Кроме того, отказ двух резервируемых бг:эков 4 и 5 приводит к по влению ошибочной информации на выходе мажоритарного элемента 39, в результате чего на выходе блока 84 свертки по модулю 2 устанавливаетс  сигнал 1. Этот сигнал поступает на четвертые входы элементов совпадени  47-49, на входы формировател  импульсов 91 и элемента И 97. Так как на всех четьфех входах элемента совпадени  48 оказываетс  сигнал 1 то на его выходе также формируетс  сигнал 1, который открывает элемент И 57, при этом закрываетс  эле мент И 54. Ошибочна  информаци , из мененна  на правильную с помощью инвертора 51, с выхода мажоритарного элемента 39 проходит через эле мент 57. Таким образом происходит исправ ление ошибки и на выходной шине 66 информаци  будет правильной при отказе двух резервируемых блоков в одном разр де. Кроме того, сигнал с выхода элемента совпадени  48 проходит через элемент ИЛИ 96 и второй инвертор 95 на вход элемента И 92 и закрывае его. В результате этого импульс с выхода формировател  импульсов 91 не проходит на вход триггера 93. Си нал 1 с выхода элемента ИЛИ 96 поступает на вторые входы установки вторых триггеров 74-76, в результате чего они устанавливаютс  в состо ние, при котором все резервируемые блоки 1-9 оказываютс  включенными. Уменьшение потребл емой мощности питани  в предлагаемом устройстве по сравнению с прототипом при сохранении аналогичных исправл ющих ошибок свойств обеспечиваетс  за счет того, что в начальном состо нии питание подаетс  только на один резервируе- мый блок из м в каждом разр де, а в дальнейтпем питание на все резервируемые блоки разр да подаетс  только при по влении отказа какого-либо резервируемого блока данного разр да или двух отказах в любом разр де. Запоминающее устройство (ЗУ) на интегральных схемах на основе структуры прототипа с числом каналов резервировани , равным трем, характеризуетс  потребл емой мощностью питани , равной приблизительно 46 Вт, а реализаци  ЗУ на основе изобретени ; обеспечивает снижение потребл емой МОПЦ1ОСТИ до 16 Вт при аналогичных остальных параметрах ЗУ. По вление отказа в одном из разр дов предлагаемого устройства приводит к увеличению потребл емой мощности приблизительно на 2 Вт. В функциональном модуле ЗУ с объемом пам ти 16 К слов, разр дност ью 16, веро тностью безотказной работы Р (t) 0,8 за 1000 ч работы, в предлагаемом устройстве потребл ема  мощность питани  при трехкратном резервировании приблизительно в 3 раза меньше, чем в прототипе .

Claims (2)

1. МНОГОКАНАЛЬНОЕ РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее в каждом разряде по числу каналов элементы неразнозначности, первые триггеры и резервируемые блоки, выход каждого из которых соединен в каждом разряде с соответствующим информационным входом мажоритарного элемента и с первым входом элемента неравнозначности, второй вход которого подключен к выходу резервируемого блока последующего канала, выход мажоритарного элемента каждого разряда соединен с первым входом первого элемента И, с соответствующим входом блока свертки по модулю 2 и со входом первого инвертора, выход которого соединен с первым входом второго элемента И, второй вход которого соединен через второй инвертор со вторым входом первого элемента И, с выходом элемента совпадения, первый вход которого соединен с выходом блока свертки и по модулю 2, а остальные входы - с соответствующими входами первого элемента ИЛИ и с выходами соответствующих первых триггеров, входы сброса которых соединены с шиной сброса, выходы первого и второго элементов И каждого разряда подключены к соответствующим входам второго элемента ИЛИ, выход которогосоединен с соответствующей первой выходной шиной устройства, вторая выходная шина которого соединена с выходом первого элемента ИЛИ, отличающееся тем, что, с целью уменьшения мощности, потребляемой устройством, оно содержит блок управления и в каждом разряде первый элемент задержки, ключ, второй триггер, третий и четвертый элементы И и в кажцом канале - пятый элемент И, выход которого соединен с входом установки соответствующего первого триггера, его первый вход - с выходом соответствующего »

элемента неравнозначности, а второй вход в каждом разряде - с управляющим входом мажоритарного элемента и выходом первого элемента задержки, вход которого соединен с управляющим входом ключа и выходом второго триггера, первые входы установки и сброса которого соединены соответдтвенно с выходами третьего и четвертого элементов И, второй вход сброса - с шиной сброса, шины питания резервируемых блоков каждого канала, начиная со второго, соединены в каждом разряде через ключ с шиной питания устройства, Первые входы третьих элементов И всех разрядов соединены с первой выходной шиной блока управления, первые входы четвертых элементов И всех разрядов соединены со второй выходной шиной блока управления, вторые входы установки вторых триг геров всех разрядов соединены с

SU..„ 1111263

1117263 третьей выходной шиной блока управления, вторые входы третьих и чет^вертых элементов И каждого разряда соединены с соответствующими выходными шинами блока управления, тре- г тьи входы четвертых элементов И в каждом разряде соединены с выходами первых элементов ИЛИ, выход блока свертки по модулю 2 соединен с первой входной шиной блока управления, выходы элементов совпадения соединены с соответствующими входными шинами блока управления.

2. Устройство по п. 1, отличающееся тем, что блок управления содержит генератор импульсов, ^формирователь импульсов, распределитель сигналов, третий триггер, третий элемент ИЛИ, шестой, седьмой и восьмой элементы И, третий и четвертый инверторы, второй и третий элементы задержки, выход генератора импульсов соединен с первым входом шестого элемента И, выход которого соединен с первым входом распределителя сигналов и входом второго элемента задержки, а второй . вход - с выходом третьего тригге/ ра, вход сброса которого соединен со вторым входом распредель геля сигналов и выходом третьего инвертора, а вход установки.- с выходом седьмого элемента И, первый вход которого соединен с выходом формирователя импульсов, а второй вход с выходом четвертого инвертора, выход второго элемента задержки соединен с первым выходом блока и со вторым входом третьего элемента задержки, выход которого соединен с первым входом восьмого элемента И, выход которого соединен со вторым выходом блока, вход четвертого инвертора соединен с выходом третьего элемента ИЛИ и с третьим выходом блока, выходы распределителя Сигналов соединены с соответствующими остальными выходами блока, а вход формирователя импульсов соединен со входом третьего инвертора, вторым входом восьмого элемента Ии с первым входом блока, входы третьего элемента ИЛИ соединены с соответствующими остальными входами блока.