SU1571589A1 - Устройство дл дешифрации двоичного кода с контролем - Google Patents
Устройство дл дешифрации двоичного кода с контролем Download PDFInfo
- Publication number
- SU1571589A1 SU1571589A1 SU884478594A SU4478594A SU1571589A1 SU 1571589 A1 SU1571589 A1 SU 1571589A1 SU 884478594 A SU884478594 A SU 884478594A SU 4478594 A SU4478594 A SU 4478594A SU 1571589 A1 SU1571589 A1 SU 1571589A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- decoder
- inputs
- output
- elements
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при создании управл ющих систем с повышенной надежностью. Цель изобретени - повышение достоверности контрол устройства. Устройство содержит дешифратор 1, группу 3 элементов НЕ, группу 4 элементов И-НЕ, шифратор 5, блок 6 сравнени , элемент ИЛИ 7, элемент И 11, элемент ИЛИ-НЕ 12. Дешифрируемый код поступает на группу 2 информационных входов устройства и дешифрируетс дешифратором 1. Выходы дешифратора 1 через соответствующие элементы НЕ группы 3 и элементы И-НЕ группы 4 подключаютс к информационным выходам группы 10 устройства и входам шифратора 5. На блоке 6 сравнени провер етс правильность работы дешифратора 1 путем проверки равенства кодов на выходе дешифратора 1 и входах группы 2 устройства. При неравенстве этих кодов элемент ИЛИ 7 формирует соответствующий сигнал на выходе 9 устройства. Элементы И 11 и ИЛИ-НЕ 12 контролируют правильность дешифрации нулевого кода. Элементы НЕ группы 3 и элементы И-НЕ группы 4 преп тствуют одновременному по влению на выходах группы 10 устройства более одного нулевого сигнала. 1 ил., 1 табл.
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при создании управл ющих систем с повышенной надежностью .
Целью изобретени вл етс повышение достоверности контрол устройства .
На чертеже приведена функциональна схема устройства на три входа .
Устройство содержит дешифратор 1, группу 2 информационных входов устройства , группу 3 элементов НЕ, группу 4 элементов И-НЕ, шифратор 5у блок 6 сравнени , элемент ИЛИ.7, стробирующий вход 8 устройства, выход 9 исправности устройства, группу 10 информационных выходов устройства , элемент И 11, элемент ИЛИ-Н i12 и группу 13 элементов И-НЕ шифратора 5.
Устройство работает следующим образом .
Контролю подлежит двоичный дешифратор 1. Рассмотрим работу устройства на примере контрол двоичного дешифратора 1, имеющего три входа и восемь выходов, функционирование которого осуществл етс в соответствии с таблицей.
Контролируемый двоичньй дешифра-, тор 1 может иметь следующие неисправности;
отсутствие логического нул на заданном выходе дешифратора 1 (первый тип неисправности);,
наличие двух логических нулей одновременно на двух выходах дешифра- тора 1 (второй тип неисправности).
Устройство обеспечивает высокую достоверность контрол за счет того, что уменьшаетс веро тность формировани на его выходе 9 сигнала о правильности дешифрированного кода, выдаваемого на его информационные выходы группы 10, во всех случа х, когда дешифратор 1 имеет неисправность второго типа, а также высокую достоверность результата дешифрации кода, поступающего на входы группы 2 устройства, за счет снижени веро тности одновременной выдачи двух логических нулей на выходах группы 10 устройства. Функциональные возможности устройства расширены за счет обеспечени коррекции неисправности (второго типа) дешифратора 1.
Дешифрируемый двоичный код поступает на входы группы 2 устройства и с них на входы дешифратора 1.. Дешифратор 1 дешифрирует поступающий
код и формирует логический нуль на одном из своих выходов, соответствующем по двоичному номеру значению входного кода (см. таблицу).
. В том случае, если дешифратор 1 исправен, логический нуль с одного из его выходов, например с номером i, проходит через соответствующие элементы НЕ группы 3 и И-НЕ группы 4
с на вход с номером i шифратора 5, на другие входы которого поступают логические единицы с соответствующих выходов дешифратора 1 через соответствующие элементы НЕ группы 3 и И-НЕ
0 группы 4.
Шифратор 5 обеспечивает шифрацию входного восьмиразр дного позиционного кода (ноль в одном из разр дов) в трехразр дный двоичный код.
5 Результат шифрации поступает с выходов шифратора 5 на блок 6 сравнени , который сравнивает полученный с шифратора 5 код с входным кодом, поступающим с входов группы 2 устройQ ства, и выдает результат сравнени
на выход 9 исправности устройства через элемент ИЛИ 7 по строб-сигналу, задаваемому на вход 8 устройства, В случае исправности дешифратора 1 вы- ходной код шифратора 5 совпадает с кодом на входах группы 2 устройства и сигнал неисправности на выходе 9 устройства не формируетс .
Если дешифратор 1 имеет неисправ0 ность первого типа, то на всех входах шифратора 15 устанавливаютс логические единицы, а на всех его выходах - логические нули, что приводит к об зательному несравнению сигналов с вы5 ходов шифратора 5 с сигналами на входах группы 2 устройства, так как на нескольких из последних об зательно имеетс (см. таблицу) логическа единица.
Если дешифратор 1 имеет неисправность второго типа, то одновременно на двух его выходах установлены логические нули. В этом случае элементы НЕ группы 3 и И-НЕ группы 4 выполн ют функцию коррекции, исключа возможность по влени двух логических нулей на выходах группы 10 устройства , которые вл ютс выходами результата дешифрации.
0
5
51
Коррекци результата, полученного на выходе дешифратора 1, осуществл етс следующим образом. Пусть на входы 2.1-2.П устройства задан двоичный код 011, тогда на выходе дешифратора 1, имеющем двоичный номер в соответствии с таблицей , формируетс логический луль.
Если дешифратор 1 имеет неисправность второго типа,то логический нуль может в результате этой неисправности по витьс и на любом другом выходе дешифратора 1, кроме 1-го выхода. По вление дополнительного нул на выходе дешифратора 1 не будет обнаружено контролем только в том случае, если код на выходе дешифратора 5 не будет (при двух нул х на выходах шифратора 1) отличатьс от кода i 011, Единичные состо ни на выходе шифратора не могут быть изменены воздействием с выходов дешифратора 1, так как элементы И-НЕ 13,2 и 13,3 заперты нулевым уровнем, поэтому обнаруживатьс контролем будут дополнительные нули только на выходах дешифратора, двоичный номер которых содержит d0 1 (100, 110, 101, 111). По этой же причине не обнаруживаютс дополнительные нули на тех выходах дешифратора 1, двоичный номер которых имеет 0 (010, 001), так как нули с этих выходов не могут запереть элемент 13.1 и изменить код на выходе шифратора 5 011 -111, что могло бы привести к вы влению неисправности блоком 6 сравнени .
Дл исключени возможности выдачи лишних нулей с выходов дешифратора 1 на выходы группы 10 устройства используютс элементы НЕ группы 3 и И-НЕ группы 4. При этом, если на входы устройства поступает т,воич- ный код i, формирующий нуль на выходе дешифратора с двоичным номером i, с этого выхода (например,) запираютс нулевым уровнем все элементы 4.т, 4.k, на которые могут поступить через элементы 3.m, 3.k лишние нулевые уровни с выходов дешифратора 1, состо ни которых дл данного 1-го кода не вли ют на ре-- зультат дешифратора 1 Сдл рассматриваемого примера запираютс элементы И-НЕ 4.2 и 4.1). Это обеспечивает коррекцию неверного результата дешифрации , поступающего с выходов де89
шифратора 1. На выходы группы 10 устройства поступает верный результат .
Устройство формирует на своем выходе 9 сигнал исправности результата дешифрации только тогда, когда на выходах группы 10 устройства действительно формируетс верный ре0 зультат (один ноль в заданном i-м разр де).
Элемент ИЛИ-НЕ 12 и элемент И 11 обеспечивают вы вление ситуации, при которой отсутствует ноль на выходе
5 000...О дешифратора 1 (при коде 000 на его входах группы 2). Элемент ИЛИ-НЕ 12 формирует логическую единицу на своем выходе при коде 000 на входах дешифратора 1. Если при
0 этом на выходе 00...О дешифратора 1 имеетс логическа единица,т.е. он отказал, то этемент И 11 формирует логическую единицу на выходе и задает сигнал неисправности через эле5 мент ИЛИ 7 на выход 9 устройства.
Сигнал неисправности (несовпадени ) выдаетс с блока 6 уровнем логической единицы, а с выхода элемента И 11 - также уровнем логической
0 единицы. Стробирование по входу 8 осуществл етс уровнем логического нул . Выдача сигнала исправности с выхода 9 устройства производитс сигналом логического нул (импульс),а неисправности - уровнем логической единицы.
формула изобретени
0 Устройство дл дешифрации двоичного кода с контролем, содержащее дешифратор , шифратор и блок сравнени , причем группа информационных входов дешифратора вл етс группой инфор5 мационных входо в устройства, группа выходов шифратора соединена с первой группой информационных входов блока сравнени , втора группа информационных входов которого подключена
Q к группе информационных входов уст- ройтва, отличающеес тем, что,с целью повышени достоверности контрол устройства, в него введены группа элементов НЕ, группа
е элементов И-НЕ, элемент И, элемент ИЛИ и элемент- ИЛИ-НЕ, причем входы дешифратора через соответствующие элементы НЕ группы соединены с первыми входами соответствующих злемен-
тов И-НЕ группы, выходы которых об- разуют группу информационных выходов устройства, . выходы элементов И-НЕ группы, кроме первого., соединены с соответствующими информационными входами шифратора, выход блока сравнени соединен с первым входом элемента ИЛИ, выход которого вл ет- с выходом исправности устройства, j входы элемента ИЛИ-НЕ подключены к группе информационных входов устройства , выход элемента ИЛИ-НЕ и первый выход дешифратора соединены с соответствующими входами элемента И, выход которого соединен с вторым вхо
5
дом элемента ИЛИ, третий вход которого подключен к стробирующему входу устройства, каждый К-й выход дешифратора (1 Ј К Ј п, где п - число выходов дешифратора) соединен с соответствующими входами элементов И-НЕ группы, номера которых соответствуют входным кодам дешифратора , содержащим единицы только в тех разр дах, где содержатс единицы во входном коде, соответствующем К- му выходу дешифратора, выходы дешифратора , кроме первого, соединены с соответствующими входами первого элемента И-НЕ группы.
Claims (1)
- Формула изобретения40 Устройство для дешифрации двоичного кода с контролем, содержащее дешифратор, шифратор и блок сравнения, причем группа информационных входов. . дешифратора является группой инфор45 мацнонных входов устройства, группа выходов шифратора соединена с первой группой информационных входов блока сравнения, вторая группа информационных входов которого подключена50 к группе информационных входов устройтва, отличающееся тем, что,с целью повышения достоверности контроля устройства, в него введены группа элементов НЕ, группа элементов J1-HE, элемент И, элемент ИЛИ и элемент ИЛИ-HE, причем входы дешифратора через соответствующие элементы НЕ группы соединены с первыми входами соответствующих злемен-.тов И-НЕ группы, выходы которых об-разуют группу информационных выходов устройства, .'выходы элементов И-НЕ группы, кроме первого., соединены с соответствующими информационными входами шифратора, выход блока сравнения соединен с первым входом элемента ИЛИ, выход которого является выходом исправности устройства, входы элемента ИЛИ-НЕ подключены к группе информационных входов устройства, выход элемента ИЛИ-НЕ и первый выход дешифратора соединены с соответствующими входами элемента И, выход которого соединен с вторым входом элемента ИЛИ, третий вход которого подключен к стробирующему входу устройства, каждый К-й выход де5 шифратора (1 έ К ί п, где η - число выходов дешифратора) соединен с соответствующими входами элементов И-НЕ группы, номера которых соответствуют входным кодам дешифбатоэд ра, содержащим единицы только в тех разрядах, где содержатся единицы во входном коде, соответствующем Кму выходу дешифратора, выходы дешифратора, кроме первого, соединены 15 с соответствующими входами первого элемента И-НЕ группы.
ί------ Входы ратора —-------------- группы дешиф1 Номер выхода дешифратора 1 в двоичном коде 100 010 110 001 101 01 1 000 2.1 I2·2 I 2.3 0 0 0 1 1 1 1 1 1 1 0 1 0 0' 0 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 ' 1 1 0 1 1 .0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1. 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884478594A SU1571589A1 (ru) | 1988-06-15 | 1988-06-15 | Устройство дл дешифрации двоичного кода с контролем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884478594A SU1571589A1 (ru) | 1988-06-15 | 1988-06-15 | Устройство дл дешифрации двоичного кода с контролем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1571589A1 true SU1571589A1 (ru) | 1990-06-15 |
Family
ID=21397515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884478594A SU1571589A1 (ru) | 1988-06-15 | 1988-06-15 | Устройство дл дешифрации двоичного кода с контролем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1571589A1 (ru) |
-
1988
- 1988-06-15 SU SU884478594A patent/SU1571589A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 811262, кл. G 06 F 11/00, 1979. Авторское свидетельство СССР W 226275, кл. С 06 F 11/00, 1967.. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3949208A (en) | Apparatus for detecting and correcting errors in an encoded memory word | |
US4108359A (en) | Apparatus for verifying the execution of a sequence of coded instructions | |
US4417339A (en) | Fault tolerant error correction circuit | |
SU1571589A1 (ru) | Устройство дл дешифрации двоичного кода с контролем | |
US4384353A (en) | Method and means for internal error check in a digital memory | |
US3944975A (en) | Signal checking system | |
US4723245A (en) | IC chip error detecting and correcting method including automatic self-checking of chip operation | |
WO1998048537A1 (en) | Method for detecting data errors | |
US6027243A (en) | Parity check circuit | |
SU1578723A1 (ru) | Устройство дл контрол и резервировани информационно-измерительной системы | |
JPS6386620A (ja) | デコ−ダの動作誤り検出装置 | |
US4606057A (en) | Arrangement for checking the counting function of counters | |
US4739505A (en) | IC chip error detecting and correcting apparatus with automatic self-checking of chip operation | |
KR19990088497A (ko) | Ecc회로를갖는멀티레벨메모리디바이스 | |
US3585377A (en) | Fail-safe decoder circuits | |
SU1128251A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU690485A1 (ru) | Устройство дл контрол дешифраторов | |
JPH0736502A (ja) | ノイズ低減手段を備えた有限状態機械 | |
SU410386A1 (ru) | ||
SU1734096A1 (ru) | Устройство дл контрол хода микропрограмм | |
SU1383509A1 (ru) | Устройство дл исправлени ошибок | |
SU1051530A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1111263A1 (ru) | Многоканальное резервированное устройство | |
SU1506565A1 (ru) | Устройство дл приема информации, передаваемой по двум параллельным каналам св зи | |
RU1795461C (ru) | Трехканальное мажоритарно-резервированное устройство |