SU1383509A1

SU1383509A1 - Устройство дл исправлени ошибок

Info

Publication number: SU1383509A1
Application number: SU864099503A
Authority: SU
Inventors: Борис Васильевич Матвеев; Александр Михайлович Черненко; Виктор Васильевич Кретинин; Евгений Данилович Алперин
Original assignee: Воронежский Политехнический Институт
Priority date: 1986-07-28
Filing date: 1986-07-28
Publication date: 1988-03-23

Abstract

Изобретение относитс к цифровой вычислительной технике и передаче информации. Целью изобретени вл етс повьшение достоверности устройства . Поставленна цель достигаетс за счет обеспечени исправлени двойных ошибок в коде Хемминга,кодовое рассто ние которого увеличено до п ти с помощью дополнительных проверочных элементов. Дл исправлени случайных двойных ошибок в устройство введены формирователь проверочных элементов 4, генератор импульсов 5, счетчик 6, два блока пам ти 7,8, блок контрол нечетности 9 и элемент НЕ 10. 10 ил. i (Л

Description

со

00

00 ел

о

Изобретение относитс к цифровой вычислительной технике и передаче информации и может быть использовано в цифровых вычислительных машинах в которых информаци передаетс , хранитс и обрабатываетс в корректирующем коде.

Целью изобретени вл етс повышение , достоверности функционировани устройства.

Поставленна цель достигаетс за счет обеспечени исправлени случайных двойных ошибок в коде Хэмминга ,

кодовое рассто ние которого

увеличено до 5 с помощью дополнительных проверочных элементов. Дополнительные проверочные элементы ввод тс на основе матрицы дополнительных проверок, котора присое дин етс к основной проверочной матрице . Матрица .дополнительных проверок строитс таким образом, чтобы никака комбинаци и.з четырех строк расширенной проверочной матрицы при поразр дном суммировании по модулю два не давала бы нулевого результата . Причем введение дополнительных проверочных элементов не приводит к структурным изменени м в кодирующем устройстве на передающей стороне.

На фиг. 1 представлена блок-схема yctpoftcTBa дл исправлени ошибок; на фиг. 2 - корректор;на фиг. 3 блок обнаружени двойной ошибки; на фиг. 4 - Локализатор oшибkи;нa фиг. 5 - вычислитель взвешенной суммы по модулю два;на фиг. 6 - формирователь проверочных элементов;на фиг, 7 - генератор импульсов;на фиг. 8 - временные диаграммы генератора импульсов; на фиг. 9 - счетчик; на фиг, 10 - блок контрол нечетности ..

Устройство дл исправлени ошибок (фиг, 1) содержит корректор 1, блок 2 обнаружени двойной ошибки, лока- лизатор 3 ошибки, формирователь 4 проверочных элементов, генератор 5 импульсов, счетчик 6, блоки 7 и 8 пам ти, блок 9 контрол нечетности элемен т НЕ 10, сумматор 11 по модулю два, дешифраторы 12 и 13, элемент ИЛИ 14, элемент И 15,

Корректор (фиг. 2) содержит К (К- количество р.азр дов в передаваемой информационной части первой комбинации ) двухвходовых сумматоров по модулю два.

Блок обнаружени двойной ошибки (фиг. 3) содержит, (п-1)-разр дную схему контрол четности, где п - дли- на кода, 1 - длина дополнительной части проверочной комбинации.

Локализатор ошибок (фиг. 4) содержит г вычислителей взвешенной суммы по модулю два элементов кодовой комбинации с соответственно установ- ленными весовыми коэффициентами

Г п - 1 - k - 1.

Вь1числитель взвешенной суммы по одулю два (фиг, 5) содержит п элементов 2И и п- разр дный сумматор по одулю два.

Формирователь проверочных элементов (фиг, 6) содержит 1 вычислителей взвешенной суммы по модулю два (фиг. 5).

Генератор (фиг. 7) содержит задающий генератор, собранный на четырех элементах 2И-НЕ (D 1.1-D 1.4), буферный элемент D2 и 1К-триггер D3.

Счетчик (фиг, 9) содержит несколько последовательно соединенных четырехразр дных счетчиков.

Блок 9 (фиг. 10) содержит 1 трех- входовых схем контрол нечетности и 1-входовый элемент ИЛИ.

Устройство работает следующимобразом .

В исходном состо нии (фиг. 1), перед началом работы, на выходах блока 2 обнаружени двойной ошибки,ло- кализатора 3 ошибки и формировател 4 проверочных элементов сигналы равны нулю, Счетчик 6 установлен в .нулевое состо ние.Сигналы на выходах дешифраторов 12 и 13 отсутствуют. При поступлении по входным шинам не содержащей ошибок .информации она без изменений проходит через коррек

тор 1 на выходные шины устройства.

При по влении на входных .шинах информации, содержащей одиночную ошибку, Локализатор 3 ошибки формирует на своих выходах двоичный код номера искаженного разр да. Этот Код поступает на входы сумматора 11 по модулю два и передаетс на его выходы без изменений,так как на другие

входы подаетс нулевой код с выходов счетчика 6, наход щегос в нулевом состо нии,В блоке 8 пам ти по адресу, равному коду на выходе сумматора 11 по модулю два, выбираетс соответствующа проверочна комбинаци и подаетс на вход блока 9 контрол нечетности , на втором входе которого установлена проверочна комбинаци , сформированна в формирователе 4 в соответствии с дополнительной к коду Хэмминга матрицей. На. третьем входе блока 9 контрол нечетности сигналы отсутствуют, так как в случае одиночной ошибки счетчик 6 находитс в нулевом состо нии и блок 7 пам ти не работает. Поскольку произошла одна ошибка, проверочные комбинации на входах блока 9 контрол нечетности совпадают и сигнал на его выходе равен нулю. Единичный сигнал с выхода элемента НЕ 10 отпирает элемент И 15. Одновременно код номера искаженного разр да с выхода сумматора 11.по модулю два расшифровываетс дешифратором 12, ив корректоре 1 происходит исправление искаженного разр да путем его инверсии (сложение по модулю два с единичным сигналов с соответствующего выхода дешифратора ) . Счетчик 6 остаетс в нулевом состо нии, и на выходах дешифратора 13 сигналы отсутствуют.

При по влении на входах устройства информации, содержащей двойную ошибку, локализатор 3 ошибки в соответствии со способом локализации ошибки в коде Хэмминга формирует на своих выходах двоичный код, равный сумме по модулю два кодов номеров обоих искаженных разр дов, и, следовательно , не соответствующий ни одному из этих разр дов. Единичный сигнал с блока 2 обнаружени двойной ошибки одновременно с единичными сигналами на тактовом входе устройства и выходе блока 9 контрол нечетности разрешает работу генератора 5 и счетчика 6, который на своих выходах последовательно формирует двоичные коды, соответствующие позици м прин той комбинации, начина с О до п-1 включительно (п - количество разр дов в комбинации), согласно проверочной матрице кода Хэмминга , Код с выхода счетчика 6 поступает в блок 7 пам ти, где используетс дл выбора проверочной комбинации , соответствующей данному разр ду, а так же сумматора 11 по модулю два. На другой вход сумматора 11 по модулю два поступает код с выхода локализатора 3 ошибки. Резуль

5

0

5

0

5

0

5

0

5

Claims

тат суммировани на выходе сумматора 11 по модулю, вл ющийс кодом предполагаемого номера позиции второго искаженного разр да, поступает в блок 8 пам ти, где используетс дл выбора проверочной комбинации,соответствующей этому разр ду. Коды проверочных комбинаций поступают в блок 2 контрол нечетности, где поразр дно складываютс по модулю два друг с другом и с кодом на выходе формировател 4, который равен сумме по модулю два строк дополнительной матрицы , соответствующих искаженным разр дам . Если номера позиций ошибок оп- ределены неверно, то код на входе элемента ИЛИ блока 9, равный сумме по модулю два кодов четырех строк дополнительной матрицы, отличен от- нул , следовательно, сигнал на выходе блока 9 не райен нулю, элемент И 15 заперт нулевым сигналом с выхода элемента НЕ 10, счетчик 6 продолжает работу. Когда на выходе счетчика 6 по вл етс код номера позиции одного из искаженных разр дов, на выходе сумматора 11 по модулю два формируетс код номера позиции второго искаженного разр да, сигнал на выходе блока 9 контрол нечетности становитс нулевым, отпираетс элемент И 15. Номера обоих искаженных разр дов расшифровываютс дешифраторами 12 и 13 и через открытый элемент И 15 поступают в корректор 1, где происходит исправление ошибок. Формула из.обретени : Устройство дл исправлени оши--. бок, содержащее локализатор ошибки, вход которого объединен с входом блока Обнаружени двойной ошибки и первым входом корректора и вл етс информационным входом устройства,выход локализатора ошибки соединен с первым входом сумматора по модулю два, выход которого соединен с входом первого дешифратора,выход которого соединен с первым входом эле- м.ента ИЛИ, второй дешифратор,выход которого соединен с вторым входом элемента ИЛИ,выход корректора вл етс выходом устройства, отличающеес тем,что,с целью по- вьш1ени достоверности функционировани устройства, в него введены счетчик, элемент И, формирователь проверочных элементов кода, блоки пам ти элемент НЕ, блок контрол нечетности и генератор импульсов, первьш вход которого объединен с первым входом счетчика и вл етс тактовым входом устройства, выход блока обнаружени двойной ошибки соединен с входом генератора импульсов,выход которого соединен с вторым входом счетчика, выход которого соединен с вторым входом сумматора по модулю два, взводом второго дешифратора и входом первого блока пам ти, выход которого соединен с первым входом блока контрол нечетности,выход которого соединен с третьим входом гене-

ратора импульсов и входом элемента НЕ, выход которого соединен с первым входом элемента И,выход элемента ИЛИ соединен с вторьм входом элемента И,выход которого соединен с вторым входом корректора, вход формировател проверочных элементов кода соединен с информационным входом устройства , выход - с вторым входом блока контрол нечетности, третий вход которого соединен с выходом второго блока пам ти, вход которого соединен с выходом сумматора по модулю два.

Вх. инф.

Физ.2

Фиг.д

Фиг.1

.J

Фи2.5

мф.

Т и. сёл. 9

тттттттттп

Фиг.6

Фи2.1

лл л

fe.

Фиг. 9

CfA.7

Фиг. 1(3