SU1115107A1 - Запоминающее устройство с автономным контролем - Google Patents

Abstract

1.3АПОИИНА10ЩЕЕ УСТРОЙСТВО С ; ВТОНОМНЫМ КОНТРОЛЕМ, содержащее блоки пам ти, первый и второй формирователи сигналов четности, выходы которых подключены к контрольным входам блоков пам ти, информационные входы которых и входы формирователей сигналов четности объединены и  вл ютс  входами устройства, блок коррекции пакетных ошибок, выходы которого  вл ютс  информационными выходами устройства, мультиплексор, умножитель , группу элементов И, первый элемент И и формиров.ггели сигналов контрольного слова, .входы которых подключены соответственно к информационным и контрольным выходам блоков пам ти, причем выходы первого формировател  сигналов контрольного слова соединены с одними из входов элементов , -И группы, умножител  и мультиплексора , другие входы которого соединены с выходом первого элемента И, входы которого подклкшены к выходам умножител , другие входы которого и другие входы элементов И групП1 1 соединены с выходами второго формировател  сигналов контрольного слова, входы блока коррекции пакетных ошибок подключены соответственно к выходам мультиплексора и к информационным выходам блоков пам ти, отличающеес  тем, что, с целью повышени  надежности устройства путем одновременного обнаружени  ошибок в нескольких блоках пам ти , в него введены логический i блок и элемент ИЛИ-НЕ, выход которого подключен к одному из входов (Л логич еского блока, одни из входов соединены с выходами элементов И группы, а другие входы - с вьсходами мультиплексора, другие входы логического блока подключены к выходам формирователей сигналов контрольного слова, а выход  вл етс  конт рольным выходом устройства. ел 2. Устройство по п. 1 , о т л и чающеес  тем, что логичео ский блок содержит элемент 11ПИ и второй элемент И, первый вход которого  вл етс  одним из входов блока, а второй вход подключен к вькоду элемента ИЛИ, входы которого  вл ютс  другими входами блока, вькодом которого  вл етс  выход второго элемента И.

Description

1 Изобретение относитс  к вычислительной технике, в частности к запо минающим устройствам. Известны запоминающие устройства с самоконтролем .1 и 2 . Одно из известных устройств содержит блоки пам ти, формирователи контрольных разр дов Хемминга, форм рователи проверочного слова, дешифр тор одноразр дных ошибок, схему обнаружени  двухразр дных и пакетных ошибок СП . Недостатком этого устройства  вл етс  невозможность устранени  пакетньк ошибок. Наиболее близким техническим решением к предлагаемому  вл етс  запоминающее устройство с автономным контролем, содержащее многоразр дны блоки пам ти, первый и второй форми рователи четности, первый и второй формирователи проверочног о слова, первый блок элементов И, сумматорумножитель , второй блок элементов И мультиплексор и блок коррекции пакетных ошибок, причем входы первого и второго формирователей четности соединены с информационными входами устройства, а выходы с контрольными входами блоков пам ти, входы первог и второго формирователей проверочного слова соединены с информационными и контрольными выходами блоков пам ти, а выходы - с входами первог блока элементов И и выходами сумматора-умножител , входы второго блок элементов И соединены с выходами су матора-умножител , а выходы - с одними входами мультиплексора, другие входы которого соединены выходами первого формировател  проверочного слова, к одним входам блока коррекции пакетных ошибок подключены информационные выходы блоков пам ти, а к другим - выходы мультиплексора 121. Недостатком известного устройств  вл етс  невозможность обнаружени  двойных пакетов ошибок, т.е. пакетов ошибок, возникающих одновременн в двух блоках пам ти или в двух мно горазр дных микросхемах пам ти, что снижает надежность устройства. Цель изобретени  - повышение надежности устройства путем одновременного обнаружени  ошибок в нескол ких блоках пам ти. 72 Поставленна  цель достигаетс  тем, что в запоминающее устройство с автономным контролем, содержащее блоки пам ти, первый и второй формирователи сигналов четности, выходы которых подключены к контрольным входам блоков пам ти, информационные входы которых и входы формирователей сигналов четности объединены и  вл ютс  входами устройства, блок коррекции пакетных ошибок, выходы которого  вл ютс  информационными выходами устройства , 1-1ультиплексор, умножитель, группу элементов И, первый элемент И и формирователи сигналов контрольного слова, входы которых подключены соответственно к информационным и контрольным выходам блоков пам ти, причем выходы первого формировател  сигналов контрольного слова соединены с одним из входов элементов И группы , умножител  и мультиплексора, другие входы которого соединены с выходом первого элемента И, входы которого подключены к выходам умножител , другие входы которого и другие входы элементов И грруппы соединены с выходами второго формировател  сигналов контрольного слова, входы блока коррекции пакетных ошибок подключены соответственно к вьгходам мультиплексора и к информационным выходам блоков пам ти, введены логический блок и элемент ИЛИНЕ , выход которого подключен к одному из входов логического блока, один из входов соединены с выходами элементов И группы, а другие входы с выходами мультиплексора, другие входы логического блока подключены к выходам формирователей сигналов контрольного слова, а выход  вл етс  контрольным выходом устройства. Кроме того, логический блок содержит элемент ИЛИ и второй элемент И, nepBijrii вход которого  вл етс  одним из входов блока, а второй вход подключен к выходу элемента ИЛИ, входы которого  вл ютс  другими входами блока, выходом которого  вл етс  выход второго элемента И. На фиг. 1 предоставлена функциональна  схема устройства; на фиг.2 функциональные схемы логического блока и элемента ИЛИ-НЕ; на фиг. 3 функциональные схемы части умножител , части мультиплексора и части блока коррекции пакетных ошибок;

311 1 S

а фиг. 4 - и -матрица исполь:)уемого

орректирующего кода.

Устройство содержит (фиг.1) Олои 1 - пам ти с информационными входами 2 и выходами 3, первый 4 5 второй 5 формирователи сигналов четности, первый 6 и второй 7 формирователи сигналов контррльного слова, группу элементов И 8, умножитель 9, первый элемент И 10, мультиплексор О 11, блок 12 коррекции пакетных ошибок,

элемент ИЛИ-НЕ 13 и логический блок

14. На фиг. 1 обозначены контрольные входы 15 и выходы 16 блоков 1;, - 1;,5 пам ти, контрольный 17 и информацион-5 ные 18 выходы устройства.

Логический блок 14 (фиг. 2) содерит элемент ИЛИ 19 и второй элемент И 20.

Показанна  на фиг. 3 часть умно- 20

жител  содержит сумматоры 21-28 по модулю два. Часть мультиплексора, показанна  на фиг. 3, содержит элеенты И 29-32, а часть блока коррекции пакетных ошибок - сумматоры 33- 5 36 по модулю два. На фиг. 3 обозначены входы 37-40 блока коррекции пакетных ошибок, подключенные, например , соответственно к семнадцатому двадцатому разр дам блоков пам ти. 30

На фиг. 4 обозначены информационные 41-88 и контрольные С, разр ды блоков пам ти, расположением единиц в которых показана t -матрица используемого корректирующего кода. На 35 фиг, 4 обозначены также разр ды К - Kf контрольных слов. Пор док соединени  входов 2 с входами формирователей 4 и 5, а также выходов блоков 1 - 1;(5 - входами формирова- 40 телей 6 и 7 определ ютс  приведенной здесь н-матрицей.

Устройство работает следующим образом .45

При записи коды чисел по входам 2 (фиг. 1) поступают на информационные входы блоков 1 - 1.,. пам ти и на входы формирователей 4 и 5. Формирование контрольных разр дов С1-С4 50 в формирователе 4 и контрольных разр дов С5-С12 в формирователе 5 происходит в соответствии с и-матрицей кода (фиг. 4).

ц-матрица кода указывает последо- 55 вательность получени  значений контрольных разр дов (С1,С2,...,С12) в режиме записи, и определ ет значени 

7 4

ртр дон К - контрольного слова 1Э режиме считывани .

Например, значение контрольного разр да С5 parsiio сумме сложени  по модулю два значений информации, содержащихс  в разр дах 41-44, 46, 48, 52, 53, 55, 58, 63-67, 69, 72, 74-78, 81 и 87, а значение разр да Kg контрольного слова равно сумме по модулю два значений вьшеуказанных информационных разр дов и значени  контрольного разр да С5.

При возникновении пакетной ошибки вырабатываютс  сигналы произведени  разр дов K -KgKj-K и произведени  разр дов Kg - . Это суммирование и-умножение значений контрольных разр дов и разр дов контрольного слова выполн ют формирователи 6 и 7 и умножитель 9.

Контрольные разр ды с выходов формирователей 4 и 5 поступают на блоки 1у, - 1„5

При считывании информационные и контрольные разр ды чисел из блоков 1 - поступают на входы формирователей 6 и 7. На входы блока 12 поступают только информационные разр ды чисел. Формирователь 6 формирует разр ды К,, - Ki,, а формирователь 7 - разр ды Kg - К,, контрольного слова. Все эти разр ды контролього слова подаютс  на входы умножител  9, элементов И 8 и блока 14. Кроме того, разр ды К - К контрольного слова подаютс  на вход мультиплексора 11. Результаты, полученные с умножител  9, подаютс  на входы элемента И 10, вырабатывающего сигналы об отказывающих информационных разр дах (в блоках 1 - Полученные сигналы подаютс  на входы мультиплексора 11 и элемента ИЛИ-НЕ 13. С выхода мультиплексора 11 сигналы подаютс  на входы блока 12 и затем на входы 18 устройства. Сигналы оботказавших контрольных разр дах блоов 1;(j в получаемые на выходах лементов И 8, поступают на входы элемента РШИ 13 и с его выхода - на ход блока 14.

В зависимости от значений контольного слова возможны ситуации, редставленные в табл. 1.

Элемент ИЛИ 13 реализует контроль отсутстви  сигналов на выходах элеентов И 8 и 10. Отсутствие этих сигналов может быть при случае, когда нет ошибок, поэтому элемент ИЛИ 19 (фиг. 3) провер ет неравенство О разр дов К, - К „ контрольного слова, а это неравенство бывает толь ко при наличии ошибок в блоках 1 1 . Полученные после проверок сигналы с выхода элемента ИЛИ 19 поступают на вход элемента И 20, который и формирует сигнал о наличии двух пакетных ошибок. Количество блоков пам ти, в которых могут быть исправлены пакетные ошибки и обнаружены двойные пакеты ошибок, в зависимости от разр дности блоков пам ти и числа контрольных разр дов, приведено в табл. 2. При необходимости увеличить число блоков пам ти при сохранении их разр дности необходимо увеличить число контрольных разр дов на величину разр дности блоков пам ти, при эт9м число блоков .пам ти, хран щих информационные разр ды, увеличиваетс  вдвое. Таким образом, предлагаемое устройство позвол ет обнаруживать пакетные ошибки в двух блоках пам ти или двух многоразр дных микросхемах, пам ти, повыша  тем самым достовер- ность информации, хранимой в блоках пам ти. Технико-экономическое преимущество предлагаемого устройства заключаетс  в- его более высокой надежности по сравнению с поототипом.

Таблица 1

8

Продолжение табл. I

Таблица 2

Фиг. 2

J

к к,

ю

11

w

W

Claims (2)

1-ЗАПОМИНА10ЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ, содержащее блоки памяти, первый и второй формирователи сигналов четности, выходы которых подключены к контрольным входам блоков памяти, информационные входы которых и входы формирователей сигналов четности объединены и являются ^входами устройства, блок коррекции пакетных ошибок, выходы которого являются информационными выходами устройства, мультиплексор, умножитель, группу элементов И, первый элемент И и формирователи сигналов контрольного слова, входы которых подключены соответственно к информационным и контрольным выходам блоков памяти, причем выходы первого формирователя сигналов контрольного слова соединены с. одними из входов элементов, И группы, умножителя и мультиплексора, другие входы которого соединены с выходом первого элемента И, входы которого подключены к выходам умножителя, другие входы которого и другие входы элементов И группы соединены с выходами второго формирователя сигналов контрольного слова, входы блока коррекции пакетных ошибок подключены соответственно к выходам мультиплексора и к информационным выходам блоков памяти, отличающееся тем, что, с целью повышения надежности устройства путем одновременного обнаружения ошибок в нескольких блоках памяти, в него введены логический блок и элемент ИЛИ-HE, выход которого подключен к одному из входов логического блока, одни из входов соединены с выходами элементов И группы, а другие входы - с выходами мультиплексора, другие входы логического блока подключены к выходам формирователей сигналов контрольного слова, а выход является контрольным выходом устройства.

2. Устройство по п. 1 , обличающееся тем, что логический блок содержит элемент ИЛИ и второй элемент И, первый вход которого является одним из входов блока, а второй вход подключен к выходу элемента ИЛИ, входы которого являются другими входами блока, выходом которого является выход второго элемента И.

SU ,,,> 1115107 яв15 реза1115107