SU1051530A1 - Устройство дл сравнени двоичных чисел - Google Patents

Description

транзисторов, эмиттеры которых соответственно через п тый и шестой

резисторы подключе 1ы к шине нулевоЬо поте1ЩИсгпа.

Изобрете1дае относитс  к автоматике и вычислительной технике и может быть использовано дл  сравнени  двоичных чисел при реализации техничееких средств автоматики и вычислите- 5 льной техники.

Известно устройство дл  сравнени  двоичных чиселJ содержащее элементы И-ИЕ l.10

Недостатком э.того устройства  вл етс  его относительна  сложность, Наиболее близким к предлагаемому по тех1шческой сущности  вл етс  устройство дл  сравнени  двоичных чисел 5 содержащее п поразр дных узлов сравнени , 2п элементов ШЖ, причем первый и второй информационные входы каждого поразр дного узла сравнени , где i 1,2s,.5n, соединены с 20 шинами i-ro разр да первого и второго сравниваемых чисел соответственно, первьй выход каждого I го поразр д- . кого узла сравнени  подключен к , входу 1-го, (1 + 1 )-го5 ,., S эле:- 2S ментов ЙЖ, второй выход ка сдого I-го .поразр дного узла сравнени  соединен с -м входом (п+1 )-го,, ( + 1 )-ros ...5 2п-го элементов ИЛИ,каждый поразр дный узел сравнени  содержит . 30 транзисторы,диоды и резисторы,причем первый информационный вход каждого поразр дного узла сравнени  соединен через первый Диод с первым управл ющим входом узда, а через первый . резистор с первым выходом поразр дного узла сравне1-ш ., который чё- , рез второй диод соединен с коллекто- ром первого транзистораэ эмиттер ко--, торого подключен к коллектору второ- 0 го транзистора, база которого соединена через второй резистор с первым уп равл юищм входом, второй информацион ,ный вход каждого поразр дного узла сравнени  подключен через третий диод к второму управл ющему входу поразр дного узла сравнени , а через третий резистор к второму выходу

поразр дного узла сравнени , который через четвертый диод соединен с кол .лектором третьего транзистора,эмит тер которого соединен с коллектором четвертого транзистора, база которо .го через четвертый резистор подключ .йа к второму управл ющему входу поразр дного узла сравнени , база первого транзистора через п тьш резистор соединена с вторым управл ющим входом поразр дного узла сравнени , а база третьего транзистора через шестой резистор подключена к первому равл ющему входу поразр дного узла с.равнени , ,эмиттеры второго и четвертого транзистора соединены с шиной нулевого потенциала, первый управл ющий вход каждого 1-го поразр дного узла сравнени  подключен к .выходу (i-l)-ro элемента ИЛИ, а Бторой управл ющий в,ход каждого поразр дного узла сравнени  соединен с выходом (n+f-l)-ro элемента ИЛИ .

Недостатком этого устройства  вл етс  возможность по влени  ошибочного результата сравнени  при единичных значени х в одноимен , ных разр дах сравниваемых чисел вследствие значитешэного него падени  напр жени  на последовательно соединенных р-п-переходах диода к двух транзисторов,а также при различных значени х сравниваемых одноименных разр дов вследствие значительного пад-ени  напр жени  на резисторе , включенном между информа ционным входом и выходом каждого узла сравнени .

Цель изобретени  - повьшение надежности сравнени  двоичных чисел.

Поставленна  цель достигаетс  теь что в устройстве дл  сравнени  двоим ных чисел, содержащем п поразр дных узлов сравнени , 2п элементов ИЛИ, причем первый и второй информационные вкоды каждого I -го поразр дного уЭла сравнени , где i 1,2,. . .п.,, со3 единены с i-ro разр да первого и второго сравниваемых чнсе  соответственно, первый вых1од каждого 1-го поразр дного узла сравкени  подключен к i-му входу i-ro, (l-i-1) , го,..., п-го .элементов ИЛИ, второй выход каждого i-ro поразр дного уз ,ла сравнени  соединен с i-м входом . {п+1 ), (n+i + 1 J-ro,. .. ,2п-го элеме |Тов ИЛИ, казкдый поразр дный узел сравнени  содержит транзисторы,диоды и резисторы, причем первый информационный вход каждого поразр дного узла сравнени  соединен через первый диод с первым управл ющим вх дом поразр дного узла сравнени ,пер вый. Выход поразр дного узла сравнени  через второй диод соединен с коллектором первого транзистора, эми тер которого подключен к коллектору второго транзистора, база которого соединена через первый резистор с первым управл юпщм входом поразр дного узла сравнени , второй информационный вход каждого поразр дного узла сравнени  подключен через третий диод к второму управл ющему входу поразр дного узла сразие ::Я., второй выход поразр дного узла срав нени  через четвертьЕЙ диод соеддыен с коллектором третьего транзистора; эмиттер которого соединен с кол-пактором четвертого транзистора; база которого через второй резистор подключена к второму yпpaвл  OE eмy входу поразрадного узласравне1ш  5 баз первого транзистора через третий резистор соединена с вторым управл юш м входом поразр дного узла сра нени , база третьего транзистора через четвертый резистор подключена к первому -управл ющему входу поразр дного узла сравнени , первый управ л ющий, вход каждого 1-го поразр дного узла сравнени  подключен к выходу (i-l)-ro элемента ИЛИ, управл ющий вход каждого i-го поразр дного узла сравнени  соединен с выходом {n+i-1)-ro элемента ИЛИ,в каждый поразр дный узел сравнени  вв дены п тый и шестой транзисторы и п тый и шестой резисторы, причем коллекторы п того и шестого транзи сторов подключены соответственно к первому и второму информационным вхо дам , а.,эмиттеры - соответственно к первому и второму выходам поразр д ,ного узла сравнени , базы п того и шестого транзисторов соединень: соот вет.ственно с коллекторами второго и четвертого транзисторов, эмиттеры которых соответственно через п тый и шестой резисторы подключены к шине нулевого потешщала. Это позвол ет снизить уровень остаточного напр жени  на выходах поразр дных узлов сравнени  при еди вичных значени х одноименных разр дов сравниваемых двоичных чисел, а также повысить единичный уровень на выходе узла сравнени  при различных значени х одноименных разр дов сравниваемых чисел. На чертеже представлена схема устройства. Устройство дл  сравнени  двоичшых чисел содержит п поразр дных узлов сравнени  Ь,, . ) элементов ИЛИ 2 ,2,2,. . . ,2,, , ...,2, информационные входы 3 , 3,2,.. ., З и 4;j 5 4/25 . . J 4| дл  двух сравнивае шх чисеп,, выходные шины 5 и 6 устройства . Каждый поразр дный узел сравнени  состоит из транзисторов 7lOf диодов 1-14s транзистора 15, резисторов 16-19, транзистора 20 и резисторов 21 и 22. Устройство работает следующим образом. При подаче на информационные входы двоич1 ых чисел с нулевыми значенн ш во всех разр дах на выходных шинах 5 и 6 устройства сигналы отсутствллот. . Если на информационные входы 4, 4л,... ,41) поступает большее число, например 00,, Л, ана информационные входы 3л ,3,2, . . S 3( поступает меньшее число, например 00...О, то сигнал единичного уровн  на входе 4 поступает через диод 11 и через резисторы 17 и 19 соответственно на базы транзисторов 9 и 7, открыва  их. Транзисторы 8 и 10 в этом случае закрыты. Открытый транзистор 7 закрывает транзистор 20, шунтиру  его переход база-эмиттер,а открытый транзистор 9 открьшает транзистор 15, подключа  его базу через резистор 21 и внутреннее сопротивление источника двоичных чисел (например, счетчика) к его коллектору. Таким образом,сигнал единичного уровн  через открытый транзистор 15 поступает на шину 5 через ИЛИ 2Lj, свидетельству  о том, что число на входе 4)7 больше числа на входе 3. Если на -входы n-го поразр дного узла сравкеш-ш поступают единичшш разр да cpaвнивae iызc:чиceлJ то сигнал единичного уровн  на входах 4 и 3-,j открывают транзисторы 7-sOj з. транзисторы 15 и 20 закрьшаютс , обеспечива  надежный нулевой уроэень на выходах п-го поразр дного узла сравнени 5 свидетельству  тем самым что сравниваемые разр ды одинаковы. Если при сравнении двух шсел, одно из них содержит единицу в старшем разр де, например в 4/5а другое3 младшем разр де; например 3|. , то сигнал единичного уровн  через элемент ИЛИ откроет транзисторы в )-м,( f+2)-M,. ., ,п-ом поразр д ных узлах сравнени , которыезакроют транзисторы 20 этих узлов, а сигнал 1ейииичнрго уровн  с входа 3| OTIJроет транзистор 10 (+1)-го узла, но транзистор 20 этого узла.останетс  закрытым, так Как он шунтирован открытым транзистором 7 этого узла, и сигнап на ЕХОД схемы ИЛИ не поступит.Следовательно, в этом случае сигнал будет только на шине 5. устройства, свидетель тру  о том., что чiicлo на входах 4, ще числа на входах 3.,3,j,, Предлагаемое устройство облауС.гет следующими преимуществами. Схемотех1шческие и функционалbiai возмо сности логических элементов потенциального типа ощ едел ютс .сл дующими основными, показател ми мак симально допустимым уровнем нул  L максимально допустимым уровнем едигшцы Ц, которые характеризуют работ логического элемента в наихудших услови х. , Покажем,, что предлагаемое устрой . облад.ает преимуществом перед у ройством прототипа по nepBohiy показателю UQ., Дл  большинства логических элементов единичный уровень равен Ц 35В. Дд  верхнего каждого поразр дного узла сравне ш  устройства-прототипа равно сумме падений напр жешш HC-J р- -г-пвраходаж диода 13 (чертеж)   двух иосле.овв.- . телько соединеннык транзисторов S и которые открыты при адн.йгщом уро  f ,e на первом информационногг входе данного поразр дного узда сравЕйЖ1  Известно, что. пр мое .падение нап жеш-ЕЯ на р-п-переходе германиевса-о диода равно S- 3, а пр ное падение напр жени  .на коллекторно-эмктгернон переходе открытого германиевого транзистора равно напр жению насыщени , т.е. около 0,5 В. Тогда дл  прототипа 1) 1+2x0,. В пре,о,лагаемом же устройстве при .едрпшчном уровне .на первом информацио .нном -входе поразр дного узла сравнени  транзистор 15 закрыт, а транзисторы 8 и 9 Открыты, Так как сопротивление коллекторно-эмиттеркого перехода закрытого транзистора 15 практически равно бесконечкостИй то Оло В. и Покажем5 что предлагаемое устройство обладает преимуществом перед устройством прототипа по второьг/ показателю Uif . Так как величина резистора5 включенного между информадионньп 1 входом и выходом каждого поразр днохо узла сравнени , конечна и выбрана достаточно большой из услови  обеспечени -заданного UQ 5 то падение напр жени  на нем при единичном уровне на вх.о.пе достаточно велико, что значительно сни- рсает ве.личи1г у U (U -0,5U ). В предлагаемом устройстве вместо резист ора включен транз.истор 15 (2&), падеш е напр жени  на котором равно напр жению насыщени , т.е. около 0,5 Б. Тогда , В, т.е. достаточно близко к величине U;. . Н ,р и м е р .Пусть длй элементов, ИЛИ выбрана широко распространенна  сери  микросхем 1555 Дл  которой UQ Q,k В. Очевидно5что ус.тройство прототипапне обеспечит в1 этом случае правильной работы схемы сравнени , так как максимальный -уровень нул  на выходе пор-азр дных узлов сравнегш  превысит максимально допустигй зй уровень нул  дл  выбранных микросхем,а минимальный уро вень е щ-№1щл на выходе поразр дного узла сравнени  может оказатьс  ниже минимально допустимого уровн  едини15;ы дл  выбранных микросхем, что прк ведет к неправильному реззльтату сравнй1вд  двоичных чисел. Предлагаемое устройство обеспечивает .ваданные показатехек дл  выбранных микросхеМр что повьшает  адежкос1Ь его работы.

Claims (1)

1. УСТРОЙСТВО ДНЯ СРАВНЕНИЯ .ДВОИЧНЫХ ЧИСЕЛ, содержащее η поразрядных узлов сравнения, 2п элементов ИЛИ, причем первый и второй информационные входы каждого i-го поразрядного узла сравнения, где 1=1,2,... ,п, соединены с шинами I-го разряда первого и второго сравниваемых чисел соответственно, первый выход каждого t-го поразрядного узла сравнения подключен к i-му входу i-ro,( ί+1 )-го,..., η-го элементов ИЛИ, второй выход · каждого 1-го поразрядного узла сравнения, соединен с 1-м входом (п+1)-го, (п+1+1) -го,..., 2п-го элементов ИЛИ,· каждый поразрядный узел сравнения содержит транзисторы, диоды «.резисторы , причем первый информационный. вход каждого поразрядного узла сравнения соединен через первый диод с первым управляющим входом поразрядного узла сравнения, первый выход поразрядного узла сравнения через второй диод соединен с коллекто— « ром первого транзистора, эмиттер которого подключен к коллектору вто- | рого транзистора, база которого соединена через первый резистор с первым управляющим входом поразрядного узла сравнения, второй информационнмй вход каждого поразрядного узла сравнения подключен через третий диод к второму управляющему входу поразрядг ного узла сравнения, второй выход поразрядного узла сравнения через четвертый диод соединен с коллектором третьего транзистора, эмиттер которого соединен с коллектором четвертого транзистора, база которого через второй резистор подключена к второму управляющему входу поразрядного узла сравнения, база первого транзистора через третий резистор соединена с вторым управляющим вхо-! дом поразрядного узла сравнения, база третьего транзистора через четвертый резистор подключена к первому управляющему входу поразрядного уз ла сравнения, первый управляющий вход каждого 1-го поразрядного узла сравнения подключен к выходу (1-1)“ .го элемента ИЛИ, второй управля- ·: ющий вход каждого Нго поразрядного узла сравнения соединен с выходом — ^г(п+1-1)-го элемента ИЛИ, отличающееся тем, что, с цепью повышения надежности путем стабилизации уровней напряжения выходных сигналов, в каждый поразрядный узел сравнения введены пятый и шестой Транзисторы и пятый и шестой резисторы, причем коллекторы пятого и шестого транзисторов подключены соот'ветст^энно к первому и второму информационным входам, а эмиттеры соответственно к первому и второму выходам поразрядного узла сравнения, базы пятого и шестого транзисторов соединены соответственно а коллекторами второго и -четвертого >

   транзисторов, эмиттеры которых со- ~ резисторы подключены к шине нулевоответственно через пятый и шестой Ьо потенциала.