JPH02502058A

JPH02502058A - 高速度ハイブリッド・ディジタルドライバ

Info

Publication number: JPH02502058A
Application number: JP63506809A
Authority: JP
Inventors: ウェイック・ジョン・エム
Original assignee: グラマン・エアロスペース・コーポレイション
Priority date: 1987-06-08
Filing date: 1988-06-01
Publication date: 1990-07-05
Also published as: CA1286365C; AU2260388A; WO1988010027A1; IL86628A0; US4814638A; EP0317626A1; EP0317626A4

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】高速度ハイブリッド・ディジタルドライバ発明の分野本発明はディジタルドライバに関し、詳しくいうと、ディジタル信号をプログラムされた基準入力に従って異なる電圧レベルに変換することができるドライバに関する。

発明の背景船舶用電子機器（装置）を含む軍用設備は確実に動作させるためにしばしばの試験及び較正を必要とする。近年、多種類の電子装置（デバイス）を試験することができる単一の試験装置を開発する努力がなされてきた。そのような単一の試験装置を開発することによる利点は試験されるべき電子装置（デバイス）毎に個々の試験装置を必要とする不便さと費用がかかる欠点を除去できることである。

一般に、自動試験装置（ＡＴＥ）として知られている上述の試験装置は並列のディジタル出力を被試験装置又はユニット（ＵＵＴ）に提供する。この自動試験装置によって試験データが発生されると、接続されたＵＵＴの応答が検出され、予期される応答と比較される。正しくす。

利用できる従来技術の試験装置の問題点は、動作速度が比較的遅いことと、３状態条件で動作するＵＵＴの性能を好都合に試験することができないということである。

本発明の簡単な説明本発明は、ＴＴＬディジタルワード発生器（ＤＷＧ）を複数のりＵＴとインタフェースする高速度ハイブリッド・ディジタルドライバを提供する。

本発明は、ＴＴＬレベル信号であるＤＷＧ信号を、より高い及びより低い電圧レベルがプログラム可能である信号に、変換する能力を与える。タイミングはＤＷＧによって提供される。即ち、本発明は「１」及び「０」の持続時間を変更又は修正しない、しかしながら、１の振幅及び同様に、０の振幅は基準電圧としてドライバに提供される。かくして、特別のレベルのディジタル信号に対するＵＵＴの要求は満足され得る。その上、本発明のドライバはＤＷＧそれ自体のＴＴＬｆｆｌ力チップから得ることができる以上の追加の駆動用出力を提供する。

さらに、本発明のドライバは、信号入力の状態に関係な（、ドライバ圧力を３状態モードに置（ことを可能にする制御入力を含む。

従って、本発明の高速度ディジタルドライバは使用者に大きな融通性を与え、かつ単一のＡＴＥによって多種が提供される場合には、別々のＤＷＧ９が並列出力のそれぞれに対して用意されなければならない、別の言い方をすれば、Ａ　Ｔ　Ｅ、　８は複数のビットより構成されたデータワードを発生するから、各ビット毎に別個のＤＷＧ　９が設けられる。

ＤＷＧ９の８力とＵｔＪＴｌｌの入力間に接続されている図示のハイブリッド回路は、ＤＷＧ９によって発生された論理レベルを変換し、かつそのように変換されたレベルを、試験を完了するためにＵｔＪＴｌｌによって要求されるときに、ＵＵＴＩＩの入力に提供するように動作する。前記したように、異なる形式のＵＵＴＩＩは異なる２進レベルの入力を必要とする。従って、本発明はＵＩＪＴＩＩに対して選択可能な入力レベルを発生できなければならない。この選択可能なレベルの変化以外には、本発明のドライバはＤＷＧ９におい、て提供される単一ビット信号のパルス幅又は形状を変化させるようには意図されていない。

本発明に対するこの簡単な前置きとともに、第１図をさらに参照して本発明のドライバ回路を通る信号の流れを次に説明する。

ＤＷＧ９からの信号はゲート回路１６に入力として現われる。３状態制御ライン１４がＤＷＧ９から制御信号を搬送しない場合には、入力ライン１ｏの信号はドライバの上部及び下部経路１８及び２ｏに達し、これから説明するように、ＤＷＧ９からの電圧レベルをＴＪＵＴＩＩ類のＵＬＩＴを十分に試験できるようにする。

・・　の　嵐な上記本発明の目的及び利点は添付図面を参照することによってより一層明瞭に理解されよう。

第１図はディジタルワード発生器と被試験ユニット間をインタフェースする本発明の高速度ディジタルドライバのブロック図、第２図はドライバ回路の第１のチャネルの概略回路図である。

木　Ｂの・細な′″日第１図は本発明の基本的ブロック図を示す。

自動試験装置（ＡＴＥ）の存在は参照番号８によって指示されている。このＡＴＥ８は通常のものであり、簡単に説明すると、被試験ユニット１１の入力に伝送されるべき論理バクーン又はデータワードを発生する。一般に、各形式のＵＵＴは試験を完了するために異なる論理パターンを必要とするから、ＡＴＥ８はディジタルワードの形式の必要な論理パターンを、試験されている特定のＵＵＴＩＩに依存して発生するために、マイクロプロセッサに基づいている８通常のＡＴＥｇ内には、複数のディジタルワード発生器（ＤＷＧ）９が設けられ、論理パターンのシミュレーションのディジタルワードを発生してｔＪＵＴｌｌに入力する。

ＡＴＥ８によって並列＄カに対する選択可能なレベルに変換する。しかしながら、ＤＷＧ９がライン１４に３状態制御信号を発生する場合には、ゲート回路１６は開き、それによってドライバ８力１２をｔＪＵＴｌｌに対する３状態モードに入るように条件付けする。この分野の技術者によつそ知られているように、ｔＪＵＴの入力におけるそのような３状態モードは高インピーダンス、即ち、信号条件なしを伴う。本発明のドライバ回路は、高速度信号がライン１０に現われることに関係なく、そのような３状態モードを模倣する。上部又は高レベル信号経路１８を考察すると、ライン１０の信号はゲート回路１６を通過してレベルシフタ２２の入力１９に達する。このレベルシフタはＤＷＧ　９からの通常のＴＴＬ低論理レベルを代表的なＴＪＵＴＩＩによって利用されるより一層受入れられるレベルに変換する。レベルシフタ２２からの出力は、ライン１０の原人力信号の高い２進レベルに従って開放及び閉成するトランジスタスイッチ２６の入力に結合されている。

本発明の重要な一面は、スイッチ２６の圧力が負荷感知抵抗３２を介してスイッチ２６の他の入力３０に接続された端子２８の高い基準電圧に従う選択可能な振幅を有するということである。２８の電圧を変えることによって、原人力信号の高レベルはＵＵＴＩＩの入力に接続されたドライバ回路の８力１２において対応的に変更される６本発明の好ましい一実施例においては、２８の高レベル電圧は試験されている特定のＵＵＴＩＩに従ってコンピュータ（図示せず）によってプログラムされる。

負荷抵抗３２の両端に入力が接続された過負荷検出器３４によってドライバ中の短絡回路に対する保護が行なわれる。検出器３４からの出力はレベルシフタ２２の第２の入力３６に接続され、その結果抵抗３２０両端間で感知される過負荷状態の発生によりレベルシフタ２２を通る回路は開放され、素子の破壊を防止する。

ドライバの出力１２においてＵＵＴＩＩに提供されるディジタルワードに対する下部信号経路は参照番号２０によって総括的に指示されており、上部信号経路１８に関連して存在したのと同じ形式のレベルシフタ３８、スイッチ４ｏ、及び過負荷検出器４４を含むことが分る。

ＵｔＪＴｌｌに対する低レベルの信号入力を正しく選択するために、プログラム可能な低レベル電圧が４２においてドライバ回路に導入される。

第２図は第１図と関連して説明したドライバ回路の詳細図である。参照番号は両図に示された同様の素子に対しては同じである。ゲート回路１６はインバータ５０及び５２をそれぞれ駆動する並列接続されたゲート４６及び４８を含むことが分る。インバータ５ｏからの出力は高レベルシフタ２２を駆動し、他方インバータ５２は低レベルシフタ３８を駆動する。レベルシフタ２２はエミッタが並列に接続されたトランジスタ５４及び５６を含むことが分る。トランジスタ５６のコレクタはトランジスタ５８を駆動し、このトランジスタ５８は入力ラインコ０の原信号からレベルのシフトされたパルスを発生する。このレベルのシフトされたパルスはライン２４に沿って伝送され、トランジスタスイッチ２６の飽和を防止する回路６０を介して高電圧レベルトランジスタスイッチ２６に送られる。この飽和防止回路６０は通常の設計のものであり、トランジスタスイッチ２６の端子を横切るように接続されたダイオード６４．６６．６８及びトランジスタ６２を含む。端子２８におけるプログラム可能なかつ選択可能な高入力電圧はダイオード７０を介してトランジスタスイッチ２６のエミッタを駆動し、このダイオードはトランジスタスイッチ２６のエミッタの適正な電圧極性を保証する。トランジスタのコレクタはドライバ回路の８力として働き、第１図に示すように、ＵＵＴＩＩに接続されている。端子２８を横切るコンデンサ７１を含むことはスプリアス雑音に対するバイパスルートを確実にする。

過負荷検出器３４が第２図に詳細に示されている。負荷抵抗３２は入力抵抗７２及び７４を介して演算増幅器７６の入力を駆動することが分る。これら入力抵抗７２及び７４はコンデンサ７５並びにそれぞれの入力並列接地抵抗７３及び７７に接続されている。これら後者の抵抗及びコンデンサの使用により不所望な雑音が演算増幅器７６の入力からフィルタされる。短絡回路又は過負荷状態が抵抗３２の両端間の過度に高い電圧によって検出される場合には、演算増幅器７６からの出力電流はダイオード８２を介して接地された抵抗７８０両端間にある電圧を発生させる。この発生電圧はトランジスタ８ｏ及びトランジスタ負荷抵抗８４によって増幅される。トランジスタ８ｏは抵抗８８を介してコレクタがバイアスされている。過負荷信号がトランジスタ８０の圧力に発生されると、この信号はダイオード８６を通じてレベルシフタのトランジスタ５６及び５８を接続する導線８７に送られる。このような状況においては、レベルシフタ２２を通る電流経路は、過負荷又は短絡回路状態が変化するまで、遮断される。

上述の説明によって、本発明はＴＪｔＪＴｌｌに対して選択可能な電圧レベルを発生することができる高速度ハイブリッド・ディジタルドライバを提供することが理解できる。適正な３状態制御信号が１４に発生すると、ドライバは３状態モードに入り、ＵＩＪＴＩＩに対する３状態入力が所望されるときに、試験のある部分中、ＬＩＬＩＴの入力に高インビーグンス非導通接続として出現する。

ｔＪＵＴｌｌによる応答は通例、分析のために、それ自体は本発明の一部を形成しないＣＰＵ　（図示せず）に入力される。

明白な変更（変形）がこの分野の技術者には生じるから、本発明はこの中で図示し、かつ記載した構成の正確な細部に限定されるものではないということを理解すべきである。

国際調査報告

Claims

【特許請求の範囲】１．２つの並列経路（１８、２０）を有し、低電圧レベルの入力ディジタル信号（１０）を可変変換するディジタルドライバにおいて、前記２つの並列経路のそれぞれが、低レベル入力をある一定量だけシフトするための手段（２２、３８）と、可変電圧源（２８、４２）と、前記入力信号（１０）に同期して当該スイッチング手段をスイッチングするための前記レベルシフト手段の出力に制御端子が接続されたスイッチング手段（２６、４０）と、前記電圧源を前記スイッチング手段に接続してこのスイッチング手段の出力（１２）に変換されたレベルを有する信号を発生させるための手段とを含み、前記２つの並列経路の前記スイッチング手段の出力が互いに接続されて前記入力信号に同期したかつそれぞれの電圧に依存するレベルを有する２進信号を提供することを特徴とするディジタルドライバ。２．その出力が各レベルシフト手段（２２、３８）の入力に接続されたゲート手段（１６）を含み、前記入力信号が前記並列経路（１８、２０）に送るために該ゲート手段の入力に供給され、前記ゲート手段が、このゲート手段（１６）を開いて前記スイッチング手段の出力に、前記入力信号に関係なく、高出力インビーダンスを生じさせるための３状態制御入力（１４）を有する請求の範囲第１項記載のディジタルドライバ。３．各経路（１８、２０）に関連しかつ前記電圧源をスイッチング手段に接続する前記手段に接続され、過負荷状態を検出するための手段（３４、４４）を含み、該検出手段の出力が前記レベルシフト手段に接続され、過負荷状態が直るまで前記経路を開く請求の範囲第１項記載のディジタルドライバ。４．その出力が各レベルシフト手段に（２２、３８）の入力に接続されたゲート手段（１６）を含み、前記入力信号が前記並列経路（１８、２０）に送るために該ゲート手段の入力に供給され、前記ゲート手段が、このゲート手段（１６）を開いて前記スイッチング手段の出力に、前記入力信号に関係なく、高出力インビーダンスを生じさせるための３状態制御入力（１４）を有する請求の範囲第３項記載のディジタルドライバ。５．前記スイッチング手段に接続され、このスイッチング手段の飽和を防止するための手段（６０）を含む請求の範囲第４項記載のディジタルドライバ。６．２つの並列経路（１８、２０）を有し、自動試験装置からの低レベルの入力信号（１０）を被試験装置（１１）に受入れられるプログラム可能なレベルに可変変換するディジタルドライバにおいて、前記２つの並列経路のそれぞれが、低レベル入力をある一定量だけシフトするための手段（２２、３８）と、可変電圧源（２８，４２）と、前記入力信号（１０）に同期して当該スイッチング手段をスイッチングするための前記レベルシフト手段の出力に制御端子が接続されたスイッチング手段（２６、４０）と、前記電圧源を前記スイッチング手段に接続してこのスイッチング手段の出力に変換されたレベルを有する信号を発生させるための手段と、前記スイッチング手段の出力を被試験装置の入力（１２）に接続する手段とを含み、前記２つの並列経路（１８、２０）の前記スイッチング手段の出力が互いに接続されて前記入力信号に同期したかつそれぞれの電圧に依存するレベルを有する２進信号を提供することを特徴とするディジタルドライバ。７．その出力が各レベルシフト手段（２２、３８）の入力に接続されたゲート手段（１６）を含み、前記入力信号が前記並列経路（１８、２０）に送るために該ゲート手段の入力に供給され、前記ゲート手段が、このゲート手段（１６）を開いて前記スイッチング手段の出力に、前記入力信号に関係なく、高出力インピーダンスを生じさせるための３状態制御入力（１４）を有する請求の範囲第６項記載のディジタルドライバ。８．各経路に関連しかつ前記電圧源をスイッチング手段に接続する前記手段に接続され、過負荷状態を検出するための手段（３４、４４）を含み、該検出手段の出力が前記レベルシフト手段（２２、３８）に接続され、過負荷状態が直るまで前記経路を開く請求の範囲第７項記載のディジタルドライバ。９．前記スイッチング手段に接続され、このスイッチング手段の飽和を防止するための手段（６０）を含む請求の範囲第８項記載のディジタルドライバ。